[发明专利]半导体存储器件和包括它的半导体存储系统

说明书

相关申请的交叉引用

本发明要求2010年11月30日提交的韩国专利申请No.10-2010-0120752的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及半导体设计技术，更具体而言涉及半导体存储器件和包括半导体存储器件的半导体存储系统。

背景技术

双数据速率4(DDR4)半导体存储器件被配置为包括数据选通信号与时钟信号之间的跨域余量(domain crossing margin)(tDQSS)。因此，DDR4半导体存储器件可以使用用于校正在写入操作期间的数据选通信号与时钟信号之间的歪斜(skew)的写入校正(write leveling)技术。

可以通过响应于模式寄存器组(mode register set，MRS)而进入写入校正模式并在数据选通信号的上升沿输出表示时钟信号的逻辑电平状态的信号，来执行写入校正操作。更具体而言，当半导体存储器件进入写入校正模式时，半导体存储器件将输入的数据选通信号的相位与时钟信号的相位进行比较，并将比较结果反馈给外部控制器。然后，外部控制器基于从半导体存储器件反馈的比较结果，来控制数据选通信号的相位。

现有的写入校正操作具有以下特征。半导体存储器件一个焊盘一个焊盘地将数据选通信号的相位与时钟信号的相位进行比较。换言之，基于焊盘的数据选通信号和基于焊盘的时钟信号的相位彼此相比较。由于这个缘故，只是一个焊盘一个焊盘地保证数据选通信号与时钟信号之间的跨域余量(tDQSS)。因此，现有的写入校正操作可能没有反映实际的写入操作环境，并且可能不能稳定地保证在实际发生写入操作的电路内的数据选通信号与时钟信号之间的跨域余量(tDQQS)。在此，在高频环境下保证数据选通信号与时钟信号之间的跨域余量(tDQSS)变得更加困难。

现有的半导体存储器件在数据选通信号的每个触发持续时间内，比较数据选通信号的相位与时钟信号的相位。更具体而言，现有的半导体存储器件在数据选通信号的触发持续时间内出现的每个上升沿处，对时钟信号的相位状态进行采样。然而，如果用上述方法比较相位，会浪费地消耗时间和电流，并且降低写入校正操作的效率。

发明内容

本发明的一个实施例涉及一种用于稳定地保证在实际写入操作环境下的数据选通信号与时钟信号之间的跨域余量(tDQSS)的半导体存储器件、和包括所述半导体存储器件的半导体存储系统。

本发明的另一个实施例涉及使在写入校正操作期间消耗的时间量和电流量最小化，并提高写入校正操作的效率。

根据本发明的一个实施例，一种半导体存储器件包括：内部时钟信号发生单元，被配置为响应于外部时钟信号来产生内部时钟信号；内部数据选通信号发生单元，被配置为响应于外部数据选通信号来产生内部数据选通信号；相位比较单元，被配置为将响应于内部虚拟写入命令而被使能的写入路径中所使用的内部时钟信号与内部数据选通信号的相位彼此进行比较；以及输出单元，被配置为输出相位比较单元的输出信号。

根据本发明的另一个实施例，一种半导体存储器件包括：内部时钟信号发生单元，被配置为响应于外部时钟信号来产生内部时钟信号；内部数据选通信号发生单元，被配置为响应于外部数据选通信号来产生内部数据选通信号；相位比较脉冲发生单元，被配置为响应于虚拟写入命令而产生在内部时钟信号的预定持续时间内被使能的相位比较脉冲；传送单元，被配置为响应于写入校正信号和相位比较脉冲来选择性地传送内部时钟信号和内部数据选通信号；相位比较单元，被配置为将从传送单元输出的内部时钟信号与内部数据选通信号的相位彼此进行比较；以及输出单元，被配置为输出相位比较单元的输出信号。

根据本发明的另一个实施例，一种半导体存储系统包括：存储控制器，被配置为提供虚拟写入命令、时钟信号和数据选通信号，并响应于相位状态信号来控制数据选通信号的相位；以及半导体存储器件，被配置为响应于虚拟写入命令而分别产生时钟信号和数据选通信号的被内部化了的信号，以及响应于虚拟写入命令而在被内部化了的时钟信号的预定持续时间期间将被内部化了的时钟信号的相位与被内部化了的数据选通信号的相位进行比较，并输出相位状态信号。

附图说明

图1是说明根据本发明的实施例的半导体存储系统的框图。

图2是说明图1所示的半导体存储器件的框图。

图3是图2所示的相位比较脉冲发生单元的框图。

图4是图2所示的传送单元的框图。

图5是说明包括实际写入路径的图1的半导体存储器件的电路结构的框图。