[发明专利]Flash EEPROM灵敏放大电路

说明书

技术领域

本发明涉及一种放大电路，特别是涉及一种Flash EEPROM灵敏放大电路。

背景技术

随着半导体制造工艺和集成电路设计能力的不断进步，人们已经能够把包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个芯片上，这就是系统级芯片(System-on-Chip，SoC)。随着数据吞吐量不断上升以及系统低功耗要求，系统级芯片对存储器的需求越来越大。据预测将来约90％的硅片面积将被具有不同功能的存储器所占据，嵌入式存储器将成为支配整个系统的决定性因素。非挥发性存储器(以flash、EEPROM为代表)以其掉电不丢失数据的特性而成为嵌入式存储器中不可或缺的重要组成部分，它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。

随着工艺水平及系统低功耗要求的不断提高，芯片供电电压不断降低，对Flash EEPROM的读出性能提出了越来越高的要求，因此设计一个稳定，可靠的读出电路的灵敏放大电路具有十分重要的现实意义。

发明内容

本发明要解决的技术问题是提供一种Flash EEPROM灵敏放大电路，它能够工作在低的电源电压下，提供高的漏端电压，改善读出速度。

为解决上述技术问题，本发明的Flash EEPROM灵敏放大电路包括：

一基准电流源，用于给该灵敏放大电路提供基准电流；

一P类级联负反馈环路，其采用PMOS管实现级联结构，用于将参考单元位线或存储单元位线的电压钳位于预设的偏置电位；

一负载增益电阻，其一端为电压检测端，另一端为接地端接地，用于产生检测电压及参考检测电压；

所述基准电流源、P类级联负反馈环路与负载增益电阻依次串联，所述基准电流源产生的电流经参考单元或存储单元分流后流经所述负载增益电阻，产生的所述参考检测电压或检测电压送入后继差分比较器。

所述P类级联负反馈环路由PMOS管与放大器构成，该放大器的一输入端为所述预设的偏置电位，其另一输入端接所述PMOS管的源端，其输出端接所述PMOS管的栅极。

所述基准电流源、所述参考单元位线或存储单元位线均与PMOS管的源端，即所述放大器的另一输入端相接。

所述负载增益电阻电压检测端接所述PMOS管的漏端，此端同时作为所述后继差分比较器的输入端。

所述参考单元位线电压或存储单元位线电压与所述负载增益电阻的电压检测端电压分居所述PMOS管源漏两端，并能够分别优化设置而不相互影响。

由于所述灵敏放大器采用的是PMOS级联结构，因此在输出端的检测电压或参考检测电压最高能够升至仅比电源电压低两个PMOS的过驱动电压，十分接近电源电压的电位，因此它能够工作在低的电源电压下，提供高的漏端电压，例如能在1.2v电源电压下仍能提供高至1v左右的漏电压，当电源电压升高时，能够继续升高，从而改善灵敏放大器的电压裕度和读出速度。同时所述电压检测端电压和所述位线电压分居所述PMOS管源漏两侧，能保证工作电源电压下降后，电压检测端电压的下降不会引起位线电压的同步下降，保证低电压下读操作正常进行。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明的灵敏放大电路结构图；

具体实施方式

如图1所示为本发明电路结构，其主要包括：一基准电流源Is；一P类级联负反馈环路NFL，其采用PMOS管实现级联结构；一负载增益电阻R，其一端为电压检测端SAI，另一端为接地端接地。所述基准电流源Is、P类级联负反馈环路NFL与负载增益电阻R依次串联。所述P类级联负反馈电路NFL由PMOS管Mp与放大器A构成，该放大器A的一输入端为预设的偏置电位Vref，其另一输入端接所述PMOS管Mp的源端，其输出端接所述PMOS管Mp的栅极；所述基准电流源Is、所述参考单元位线或存储单元位线BL均与PMOS管Mp的源端，即上述放大器A的另一输入端相接；所述负载增益电阻R的电压检测端SAI接所述PMOS管Mp的漏端，此端同时作为后继差分比较器的输入端；所述参考单元位线或存储单元的位线BL电压与所述负载增益电阻R的电压检测端SAI电压分居所述PMOS管源漏两端，并能够分别优化设置而不相互影响。