[发明专利]具有复位功能的静态随机存储单元

说明书

技术领域

本发明涉及一种静态随机存储单元，更具体地，一种具有复位功能的静态随机存储单元。

背景技术

按照数据存储方式，半导体存储器分为动态随机存储器(DRAM)，非挥发性存储器和静态随机存储器(SRAM)。静态随机存储器能够以一种简单而且低功耗的方式实现快速的操作速度，并且，与DRAM相比，SRAM不需要周期性刷新存储的信息，所以设计和制造相对容易。静态随机存储器因而建立起其独特的优势，在数据存储领域得到广泛应用。

已知传统的静态随机存储单元为六管单元，如图1所示，六管单元01包括：第一、第二驱动NMOS晶体管210、220，第一、第二负载PMOS晶体管215、225，其中第一驱动NMOS晶体管210与第一负载PMOS晶体管215构成第一反相器21，第二驱动NMOS晶体管220与第二负载PMOS晶体管225构成第二反相器22，第一反相器输出与第二反相器输入相连，第二反相器输出与第一反相器输入相连，由此构成交叉耦合的锁存器，该锁存器连接在正电源电压(VCC)和电源地(GND)之间；两只存取NMOS晶体管240、241，其漏极分别与第一反相器输出212、第二反相器输出222相连，其源极分别与位线201、位线反202连接，其栅极均与字线230连接。当对六管单元进行读/写操作时，字线230转换至高电压，两对互补位线读出/写入数据。然而以此六管单元构成的静态随机存储器芯片在上电之初，即在未对存储器进行写操作之前，静态随机存单元中的数据将会是一个随机值，即可能锁存了高电平，也可能锁存了低电平，在某些应用中这是不允许的。例如以SRAM为配置单元的FPGA，上电之初未知的SRAM值将会导致FPGA的巨大上电电流，导致FPGA上电失败。

本发明正是基于解决上述问题，提出了一种具有复位功能的静态随机存单元。

发明内容

本发明的目的在于，提供一种具有复位功能的静态随机存储单元，使其能够在第一次写入之前通过复位操作，初始化该静态随机存储单元的内容，从而避免传统六管静态随机存储单元在第一次写入之前的随机值。

本发明提供一种具有复位功能的静态随机存储单元，其包括：

一第一反相器，该第一反相器包括第一驱动NMOS晶体管及第一负载PMOS晶体管，该第一驱动NMOS晶体管的栅极端与第一负载PMOS晶体管的栅极端相连，第一驱动NMOS晶体管的漏极端与第一负载PMOS晶体管的漏极端相连；

一第二反相器，该第二反相器包括第二驱动NMOS晶体管及第二负载PMOS晶体管，该第二驱动NMOS晶体管的栅极端与第二负载PMOS晶体管的栅极端相连，第二驱动NMOS晶体管的漏极端与第二负载PMOS晶体管的漏极端相连；

该第一反相器的输出端与该第二反相器的输入端相连，该第二反相器的输出端与该第一反相器的输入端相连，由此构成交叉耦合的锁存器，该锁存器连接在正电源电压和电源地之间；

一存取NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极与字线连接，其源极与位线连接；

一复位上拉PMOS晶体管，其漏极与第二反相器的输出端相连，其栅极连接置数控制线，源极连接正电源电压；

一复位下拉NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极连接清零控制线，源极连接电源地。

其中所述字线与电源地线垂直。

其中所述置数控制线与电源地线平行。

其中所述清零控制线与电源地线平行。

本发明还提供一种具有复位功能的静态随机存储单元，其包括：

一第一反相器，该第一反相器包括第一驱动NMOS晶体管及第一负载PMOS晶体管，该第一驱动NMOS晶体管的栅极端与第一负载PMOS晶体管的栅极端相连，第一驱动NMOS晶体管的漏极端与第一负载PMOS晶体管的漏极端相连；

一第二反相器，该第二反相器包括第二驱动NMOS晶体管及第二负载PMOS晶体管，该第二驱动NMOS晶体管的栅极端与第二负载PMOS晶体管的栅极端相连，第二驱动NMOS晶体管的漏极端与第二负载PMOS晶体管的漏极端相连；

该第一反相器的输出端与该第二反相器的输入端相连，该第二反相器的输出端与该第一反相器的输入端相连，由此构成交叉耦合的锁存器，该锁存器连接在正电源电压和电源地之间；

一存取NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极与字线连接，其源极与位线连接；

一复位上拉PMOS晶体管，其漏极与第二反相器的输出端相连，其栅极连接置数控制线，源极连接正电源电压。