[发明专利]运动控制系统

说明书

技术领域

本发明涉及运动控制领域，尤其涉及一种运动控制系统及其控制方法。

背景技术

目前的运动控制系统基本上都是基于x86，DSP+FPGA，ARM+FPGA等架构进行运动控制的。这就要求对运动控制的算法等有比较深刻的理解，并且基于此类的运动控制卡，PLC等控制系统的通用性太强，这就必然造成成本的升高和对某些专用性能的降低。并且如果用这些控制器来架构自己的控制系统，有许多地方要受到这些运动控制卡和PLC等运动控制器的制约，自己能够灵活配置使用的方便性大打折扣。

发明内容

本发明的目的是针对运动控制卡和PLC等运动控制器以上的不足之处，提供一种运动控制系统，大大减少运动控制的成本，减小主控芯片的负担，减少程序的复杂程度。

本发明为实现上述目的所采用的技术方案如下：运动控制系统，包括上位机和下位机，下位机主控部分由各个工序模块构成，工序模块与上位机分别信号通讯连接，工序模块之间按工序先后依次信号通讯连接，上位机具有参数保存、下载、界面管理、调试功能模块，上位机保存的参数通过485总线下发给各工序模块，每个工序模块内带有管理滤波单位机，解析信号并接收本模块信号和发送运行指令，上位机不参与运行。

所述上位机采用的是工控机，主要作用是做界面管理和与下位机通过485总线进行通信和数据交换，上位机具有参数保存、下载、界面管理、调试功能模块，上位机保存模块的参数通过485总线下发给各工序模块，调试模块对各个功能模块的输入输出进行测试，对电机运动参数进行修改；运行时上位机不参与运行，只有在出现故障报警等异常情况下，上位机进行查错。

所述运动控制系统为上下料传输运动控制系统，工序模块由上料模块、搬运模块和下料模块构成，其中上料模块由单片机1和单片机2控制，下料模块由单片机3和单片机4控制，搬运模块由四个单片机5、6、7、8联合控制，各单片机具有双串口，晶振频率可高达45M HZ，并且是单周期指令。

所述控制系统中485总线共有6路，其中上位机、单片机1的串口1、单片机3的串口1和单片机5的串口1挂接在485总线1上；单片机1的串口2和单片机2的串口2挂接在485总线2上；单片机3的串口2和单片机4的串口2挂接在485总线3上；单片机5的串口2、单片机6的串口2、单片机7的串口2和单片机8的串口2挂接在485总线4上面；单片机2的串口1和单片机6的串口1挂接在485总线5上；单片机4的串口1和单片机7的串口1挂接在485总线6上。

所述各工序模块内部是通过共享FRAM和模块内485通讯两种的方式来进行通讯和数据交换的。

本发明采用多个单片机进行运动控制，一可以大大减少运动控制的成本，二可以减小主控芯片的负担，三可以减少程序的复杂程度，四可以更明确的进行分工利于项目的管理，五可以具有更高的自主权，方便自己控制系统的改进。具体分析如下：

其中上位机主要负责参数保存、下载、界面管理、调试等功能。在机器平时动作时候，上位机是不会参与运行的，只有在出现故障报警等异常情况下通过上位机来查看是哪里出现问题。这样就保证了各个子模块平时的正常工作不受上位机的干扰，提高了整个系统的高速和稳定运行。

其中下位机由多个单片机共同执行，每个模块内部有一个管理滤波单片机，负责解析和转达上位机发来的485命令，如果是给自己功能模块通讯的命令就接收下来，通知自己模块的相应单片机完成相应的动作（电机、电磁阀、传感器等执行元件），并由相应的单片机通过自己模块的管理单片机向上位机发送反馈命令。如果不是自己模块单元的命令就不做任何处理，这样可以避免执行cpu受其它cpu运行命令的干扰。

本控制系统中用到的FRAM属于掉电非易失RAM，也就是说整个系统掉电后FRAM中的数据不会丢失，也就是说FRAM及具有SRAM的速度，又具有EEPROM的掉电非易失特性。这对运动控制系统来说既保证了运动的及时性，又可防止由于突然断电等原因造成系统数据丢失。

附图说明：

图1是本发明系统框图。

图2是本发明上位机向上料部发送参数命令流程图。

图3是本发明上位机向上料发送调试命令控制流程图。

具体实施方式：

下面结合实施例和附图对本发明作进一步详细说明，但本发明并不局限于具体实施例。

实施例