[发明专利]一种多通道LDMOS及其制备方法

说明书

技术领域

本发明涉及半导体功率器件技术领域，尤其涉及一种多通道LDMOS及其制备方法。

背景技术

随着微电子技术的高速发展，高压BCD工艺已广泛应用于LED驱动、开关电源等模拟电路领域。其中功率管主要采用横向双扩散MOS器件(LateralDouble-diffused MOSFET)，在满足其耐压要求的前提下降低其比导通电阻(导通电阻×面积)成为高压BCD工艺发展的主要方向。传统LDMOS采用单resurf(reduced surface field，降低表面场)或者2倍resurf技术，随着现代模拟电路的飞速发展，这种结构越来越不能满足芯片设计者对小面积高可靠性的芯片的要求。对此有人提出了SJ(Super Junction，超级阱)DMOS，但这种结构对工艺要求较高，国际上只有极少数公司能够制造出此类器件；另一类应用较多的功率器件VDMOS需要制备外延和薄片等特殊技术，成本较高，制造周期较长；此外具有较小导通电阻的IGBT等器件受其关断速度慢、开启电压高、可靠性较差、集成较为复杂等因素制约也很少用在高压BCD工艺领域。另外，美国Power Integrations公司提出了一种利用双通道来降低导通电阻的LDMOS，这种结构利用2.5倍resurf技术，可形成双通道LDMOS，其比导通电阻比目前常用的2倍resurf LDMOS降低了30％左右。

图1是传统2倍resurf LDMOS晶体管的结构示意图。如图1所示，传统2倍resurf LDMOS仅有一个导电通路，，见图1中阱3a下方的漂移区2a，衬底区域1a和阱3a的目的都是为了帮助漂移区2a耗尽，这就是2倍resurf原理，提高漂移区2a的浓度可以减少其导通电阻，但当其浓度达到一定值时漂移区2a无法靠1a和3a耗尽，此时耐压下降，达不到应用要求。

图2是现有技术中双通道LDMOS晶体管的结构示意图。如图2所示，双通道结构的LDMOS与图1所示的2倍resurf LDMOS的区别在于，阱3b由表面埋入到体内，这样电流通路就有两个通道，与图1相比LDMOS多出了一个高浓度的表面通道，当两种结构的漂移区拥有相同剂量条件下，图2所示结构的导通电阻比图1所示结构的小。此外由于图2具有两个通道，其漂移区2b更容易被耗尽，当满足相同高耐压条件时，图2所示结构的漂移区2b可以具有更高的浓度，这样其导通电阻也就更小，这就是2.5倍resurf原理。但LDMOS的导通电阻仍有降低的空间。

发明内容

本发明要解决的技术问题在于，针对现有技术中LDMOS的导通电阻或耐压达不到应用要求的缺陷，提供一种具有低导通电阻和高耐压的多通道LDMOS，同时针对现有技术中制备具有低导通电阻和高耐压的多通道LDMOS的工艺较复杂的缺陷，提供一种工艺步骤简单且对工艺设备要求不高的多通道LDMOS的制备方法。

本发明解决其技术问题所采用的技术方案是：

提供一种多通道LDMOS，包括位于衬底中的源区、漏区、栅介质层、场氧化层、金属前介质、漂移区、衬底阱接触区、衬底阱、源极金属和漏极金属，所述衬底阱与所述漂移区间无间隔，所述漂移区的导电类型与所述多通道LDMOS的沟道导电类型相同，所述衬底阱的导电类型与所述多通道LDMOS的沟道导电类型相反，还包括埋层条阵列，所述埋层条阵列包括至少一排横向排布的多个第一埋层条，所述埋层条阵列位于所述场氧化层下方、被所述漂移区包围且距离所述场氧化层一段距离，所述第一埋层条的导电类型与所述多通道LDMOS的沟道导电类型相反。

本发明一种多通道LDMOS中，还包括位于所述衬底阱下且与所述衬底阱接触的埋层，所述埋层与所述第一埋层条的导电类型相同。

本发明一种多通道LDMOS中，所述埋层条阵列还包括至少一排与所述多个第一埋层条相对应的多个第二埋层条，每排中的所述多个第一埋层条和所述多个第二埋层条相间排布，且所述第二埋层条与所述第一埋层条的导电类型相反。

本发明一种多通道LDMOS中，所述多通道LDMOS的沟道的导电类型为n型，所述第一埋层条为p型。

本发明一种多通道LDMOS中，所述多通道LDMOS的沟道的导电类型为p型，所述第一埋层条为n型。

本发明还提供了一种多通道LDMOS的制备方法，包括以下步骤：

S1、在衬底中形成漂移区，所述漂移区的导电类型与待形成的多通道LDMOS的沟道导电类型相同；

S2、进行有源区刻蚀并进行硅局部氧化形成场氧化层；