[发明专利]一种静态随机存储器及其实现方法

说明书

技术领域

本发明涉及集成电路设计领域，具体涉及一种静态随机存储器及其实现方法。

背景技术

随着集成电路技术的飞速发展，为了满足人们的需求，高性能微处理器往往内嵌大容量的静态随机存储器(SRAM)，存储器的增加一方面能够构建性能更加强大的芯片，以便更好适应当今各种芯片的应用需求，但是另一方面也陷入了芯片尺寸变大的困境中。大容量的存储器，越来越高的集成密度均使芯片设计层数增多、制造工艺更为复杂，同时也使芯片单元设计密度不断增加。内嵌大容量存储器的微处理器芯片面积百分之七十以上被存储器所占据，因此为了减少芯片面积，减少设计复杂度，采用合理的存储器阵列以及存储器单元版图设计方法是实现这一目的的有效方法之一。

发明内容

本发明要解决的技术问题是，提供一种SRAM存储器及其实现方法，能够实现存储阵列的高密度集成，减少芯片设计面积，降低芯片设计成本。

为了解决上述技术问题，本发明提出一种SRAM，包括：

存储阵列，包括多个存储单元对；

其中，所述存储单元对中包括2个存储单元，所述2个存储单元的电源走线重合，且电源走线的穿孔重合。

进一步地，上述SRAM还可具有以下特点：

所述存储阵列中，位于同一行上的存储单元共用一条字线，位于同一列上的存储单元共用一条位线；或者

所述存储阵列中，位于同一行上的存储单元共用一条位线，位于同一列上的存储单元共用一条字线。

进一步地，上述SRAM还可具有以下特点：

所述字线采用多晶硅实现。

进一步地，上述SRAM还可具有以下特点：

所述位线采用二铝实现。

为了解决上述技术问题，本发明还提出一种SRAM的实现方法，包括：

将每2个存储单元连接，使两者电源走线重合，电源走线的穿孔重合，组成一个存储单元对；

将多个存储单元对组成存储阵列。

进一步地，上述方法还可具有以下特点：

令所述存储阵列中位于同一行上的存储单元共用一条字线，位于同一列上的存储单元共用一条位线；或者

令所述存储阵列中位于同一行上的存储单元共用一条位线，位于同一列上的存储单元共用一条字线。

进一步地，上述方法还可具有以下特点：

采用多晶硅实现所述字线。

进一步地，上述方法还可具有以下特点：

采用二铝实现所述位线。

本发明提供的一种SRAM存储器及其实现方法，具有如下优点：

1、能够实现存储阵列的高密度集成，减少芯片设计面积，降低芯片设计成本；

2、能够减少芯片布局布线层数，减少设计复杂度；

3、能够减少信号传输干扰，提高信号传输质量。

附图说明

图1是SRAM存储器存储体单元的逻辑电路示意图；

图2是SRAM存储器存储体单元的具体逻辑电路图；

图3是SRAM存储器存储体单元版图示意图；

图4是本发明实施例SRAM存储器存储体单元对版图示意图。

具体实施方式

下面将结合附图来详细说明本发明实施方案。

大容量的SRAM存储器存储阵列的面积决定SRAM存储器模块的整体芯片面积，甚至决定整个芯片的面积，因此为了减少芯片设计面积，本发明实施例较佳地，提出采用存储单元对的实现方式，并以存储单元对作为存储阵列的基本单元，其中，存储单元对是通过将每2个存储单元连接，使两者电源走线重合，电源走线的穿孔重合构成。由于2个存储单元共用了一条电源走线，从而减少了一条电源VDD走线的面积和两条电源线间距的面积。这种存储单元对的设计方法大大增加了存储阵列的集成密度，可以有效减少内嵌大容量SRAM存储器的微处理器芯片面积百分之二十以上，具有很高的技术价值。

其中，所述存储单元的逻辑电路如图1所示。图2为具体实现时，一种存储单元的具体逻辑电路图。

其中，所述存储单元的版图如图3所示。

参见图4，其示出了在一具体实现时，将图3所示的2个存储单元头对头连接(即将两者的电源(VDD)相连)，使两者电源走线重合，电源走线的穿孔重合构成，从而构成一个存储单元对的版图示意图。