[发明专利]一种闪存芯片的测试方法和闪存芯片

说明书

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种闪存芯片的测试方法和闪存芯片。

背景技术

为了验证存储器产品的正确性，在产品出厂前会进行一连串的测试流程。这些存储产品可以包括非挥发性存储器产品(例如，快闪存储器FlashMemory，或是可电除可编程只读存储器EEPROM等)，也可以包括一次性可编程OTP类存储器。一般的测试流程可以包括产品管脚(pin)的短路/断路测试、逻辑功能测试、电擦除特性测试(以判断该挥发性存储器内的资料是否可以被电擦除且再写入新资料)、程序码测试(将写入该非挥发性存储器的程序码读出并与该写入程序码作比对，以判断该非挥发性存储器的读写动作是否正确)等等。

其中，在对闪存(Flash Memory)芯片进行逻辑功能测试时通常会借助ATE(Automatic Test Equipment，自动测试设备)采用CKB(Checkboardpattern，棋盘格图形)向量来进行测试。通常情况下，采用此种方式来对闪存芯片进行逻辑功能测试时，需要ATE对芯片所有地址空间发一个写操作指令，当所需执行写操作的空间较多时，所花费的时间就会较长。例如，对于一个4M Bytes地址空间，则需要4M次指令，如果ATE每发出一次写操作指令的时间为300ns，那么发出所有写操作指令则需要1.2s。现有的测试通常会同时对多个芯片进行并行测试，即ATE同时对多个芯片发出写操作指令，因为每个芯片的测试时间并不会完全相同，需要等待所有的芯片的第一次写操作指令完成后，ATE才能发出第二次写操作指令时，这就增加了测试的时间。

例如，ATE对多个芯片进行program和verify操作时，首先需要对多个芯片同时发出第一次操作指令，所有芯片完成第一次的program和verify后，可能还有部分或者全部芯片里的存储单元(cell)需要再次进行program和verify，那么ATE需要对多个芯片再次发出第二次操作指令，然后等待所有芯片完成第二次操作指令，如此往复，直到所有芯片的存储单元全部通过verify。因为每个芯片完成操作指令的时间不同，例如，第一个芯片完成的时间为4s，其余芯片完成的时间为6s，那么ATE需要在6s后才会发出第二次指令，第一个芯片则需要等待2s后才能进行第二次操作，若第二次操作时各芯片与第一次操作时完成的时间相同，则第一个芯片需要再次等待，如此往复，执行几次操作，则需要进行几次等待，这就增加了并行测试的时间。

发明内容

本发明所要解决的技术问题是提供一种闪存芯片的测试方法和闪存芯片，能够减少并行测试的时间。

为了解决上述问题，本发明公开了一种闪存芯片的测试方法，包括以下步骤：

外部测试机台对并行测试的待测芯片发出一个操作指令；

待测芯片执行操作指令；

待测芯片内部的状态机自动发送操作指令给待测芯片，完成待测芯片的测试。

进一步地，所述方法还包括：

在所述待测芯片执行操作指令之后，校验待测芯片内的所有存储单元是否通过测试，若是，则停止操作；反之，则状态机机自动发送操作指令给待测芯片。

进一步地，所述方法还包括：

在待测芯片的所有存储单元通过测试后，状态机将测试通过信号返回给外部测试机台。

为了解决上述问题，本发明还公开了一种闪存芯片，包括：

操作指令接收模块，用于接收操作指令；

状态机，对外部测试机台的发出的操作指令进行智能分析，并自动发出操作指令给操作指令接收模块。

进一步地，所述闪存芯片还包括校验模块，校验闪存芯片的执行结果，并将结果发送给状态机。

进一步地，所述状态机为逻辑控制单元。

与现有技术相比，本发明具有以下优点：

本发明的闪存芯片的测试方法和闪存芯片，通过每个待测芯片内的状态机根据每个待测芯片的校验结果进行判断并发出操作指令，使待测芯片在接收外部测试机台的统一发出的操作指令后能够独立完成测试，无需等待其余待测芯片完成后，再由外部测试机台发出操作指令，减少了测试等待的时间，且在后续的操作中无需跟外部测试机台进行交互，进一步的减少了测试的时间。

附图说明

图1是本发明的一种闪存芯片的测试方法实施例一的流程图；

图2是本发明的一种闪存芯片的测试方法实施例二的流程图；

图3是本发明的一种闪存芯片实施例一的结构示意图；

图4是本发明的一种闪存芯片实施例二的结构示意图。

具体实施方式