[发明专利]芯片封装体及其形成方法

说明书

技术领域

本发明涉及芯片封装体，且特别是涉及发光芯片的芯片封装体。

背景技术

芯片封装制作工艺是形成电子产品过程中的一重要步骤。芯片封装体除了将芯片保护于其中，使免受外界环境污染外，还提供芯片内部电子元件与外界的电连接通路。

如何以低地成本来有效率地形成品质可靠的芯片封装体成为重要课题。

发明内容

本发明的目的在于一种芯片封装体及其形成方法，以解决上述问题。

为了达到上述目的，本发明提供一种芯片封装体，其包括一承载基底，具有一上表面及相反的一下表面，及具有一第一侧面及一第二侧面；一芯片，设置于该承载基底的该上表面上，该芯片具有一第一电极及一第二电极；一第一沟槽，自该承载基底的该上表面朝该下表面延伸，且自该第一侧面朝该承载基底的内部延伸；一第一导电层，位于该第一沟槽的一侧壁上，该第一导电层不与该第一侧面共平面且隔有一第一最短距离，且该第一导电层与该第一电极电连接；一第二沟槽，自该承载基底的该上表面朝该下表面延伸，且自该第二侧面朝该承载基底的内部延伸；以及一第二导电层，位于该第二沟槽的一侧壁上，该第二导电层不与该第二侧面共平面且隔有一第二最短距离，且该第二导电层与该第二电极电连接。

本发明还提供一种芯片封装体的形成方法，其包括提供一承载晶片，包括由多条预定切割道所划分的多个区域；在该些预定切割道的位置上形成多个穿孔，贯穿该承载晶片的一上表面及相反的一下表面；在该承载晶片上形成一导电材料层，该导电材料层延伸在该些穿孔的侧壁上；将该导电材料层图案化为彼此分离的多个导电层，并使该些导电层不与该些预定切割道接触；提供多个芯片，分别具有一第一电极及一第二电极；将该些芯片分别对应地设置于该些区域上，每一该些区域上放置有至少一该些芯片，其中每一该些芯片的该第一电极及该第二电极分别与该些芯片所在的该些区域中的其中两个该些导电层电连接；以及沿着该些预定切割道切割该承载晶片以分离出多个芯片封装体。

附图说明

图1A-图1G显示本发明一实施例的芯片封装体的一系列制作工艺立体示意图；

图2A-图2E显示相应于图1A-图1G实施例的芯片封装体的一系列制作工艺剖视图；

图3A-图3E显示本发明一实施例的芯片封装体的一系列制作工艺剖视图；

图4A-图4C显示本发明一实施例中，在穿孔中形成图案化导电层的一系列制作工艺上视图；

图5A及图5B显示本发明实施例的芯片封装体的立体示意图；

图6A显示本发明一实施例的芯片封装体的立体示意图；

图6B显示本发明一实施例的芯片封装体的剖视图。

主要元件符号说明

10～芯片封装体；

100～承载晶片(或承载基底)；

100a、100b～表面；

100c、100d～侧面；

102～穿孔；

102a、102b、102c、102d～沟槽；

102’～孔洞；

104～绝缘层；

106、106a、106b、106c、106d～导电层；

108～芯片；

108a、108b～电极；

302～凹陷；

402～晶种层；

404、404a～光致抗蚀剂层；

600～电路板；

600a～表面；

602a、602b～接垫；

604a、604b～导电结构；

A、R～区域；

SC～切割道；

d1、d2～距离。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。

图1A-图1G显示本发明一实施例的芯片封装体的一系列制作工艺立体示意图。图2A-图2E显示相应于图1A-图1G实施例的芯片封装体的一系列制作工艺剖视图。以下，将配合图1A-图1G及图2A-图2E说明本发明一实施例的芯片封装体的形成方法及结构。