[发明专利]半导体存储器件及其制造方法

权利要求书

1.一种制造半导体存储器件的方法，所述方法包括以下步骤：

在衬底中形成沟槽；

沿着所述沟槽形成栅绝缘层，其中所述栅绝缘层在所述沟槽的上部区域比在其下部区域更厚；

在所述栅绝缘层上形成栅图案以填充所述沟槽；

在所述栅图案的第一区域之上形成第一有源区，以在所述栅绝缘层的较厚区域与所述栅图案交迭；以及

形成第二有源区，所述第二有源区形成在栅图案的第二区域之上并且与所述第一有源区通过形成在其间的浮体间隔开，其中所述第二区域在垂直方向上比所述第一区域更低。

2.如权利要求1所述的方法，其中形成所述栅绝缘层包括以下步骤；

以第一倾斜角在所述沟槽的第一区域中注入杂质；以及

在所述沟槽上形成栅绝缘层。

3.如权利要求2所述的方法，其中所述杂质包括卤素杂质。

4.如权利要求3所述的方法，其中所述卤素杂质包括氟。

5.如权利要求1所述的方法，其中所述栅图案填充所述沟槽并且被形成为比所述衬底上升得更高。

6.如权利要求1所述的方法，还包括以下步骤：

在形成于所述沟槽上的栅图案上形成绝缘层；以及

形成与所述栅图案的一侧接触的第一接触插塞，

其中通过使第一接触插塞中所包含的杂质向所述衬底扩散来形成所述第一有源区。

7.如权利要求1所述的方法，其中所述第二有源区被形成为与所述栅图案的下端部的对置两侧交迭。

8.如权利要求6所述的方法，还包括以下步骤：

形成导电拾取区，所述导电拾取区与形成在所述栅图案的另一侧的第二有源区电连接；

形成第二接触插塞，所述第二接触插塞在所述栅图案的另一侧与所述栅图案接触；以及

通过使所述第二接触插塞中的杂质扩散形成第三有源区，所述第三有源区接触所述导电拾取区和第二接触插塞。

9.如权利要求8所述的方法，其中以相同的制造步骤形成所述第一有源区和第三有源区。

10.如权利要求1所述的方法，其中所述栅图案具有层叠导电多晶硅层和金属层的结构。

11.如权利要求2所述的方法，其中所述第一倾斜角θ≥tan^-1(W/m)，其中W表示所述沟槽的宽度，m表示所述第一有源区的深度。

12.如权利要求1所述的方法，其中所述第一和第二有源区分别形成第一和第二漏极/源极。

13.如权利要求1所述的方法，还包括以下步骤：在栅图案的对置两侧形成第一接触插塞和第二接触插塞；在所述栅图案的一侧上形成使第一接触插塞与第二有源区电连接的结构；以及在所述栅图案的相对一侧上形成浮体。

14.一种半导体存储器件，包括：

沿着沟槽设置的绝缘层，其中所述绝缘层的上部较厚；

设置在所述绝缘层上的栅图案；

第一有源区，其设置在所述栅图案的第一区域之上以在所述栅绝缘层的较厚区域与所述栅图案交迭；以及

第二有源区，其设置在栅图案的第二区域之上并且与第一有源区通过设置在其间的浮体间隔开。

15.如权利要求14所述的半导体存储器件，其中所述栅图案被形成为高于所述沟槽。

16.如权利要求14所述的半导体存储器件，其中所述第二有源区被设置为与所述栅图案的下端部的对置两侧交迭。

17.如权利要求14所述的半导体存储器件，还包括在形成于所述沟槽中的栅图案的一侧与所述栅图案和第一有源区电连接的第一接触插塞。

18.如权利要求17所述的半导体存储器件，还包括：

与设置在所述栅图案的另一侧的第二有源区电连接的导电拾取区；

与所述导电拾取区电连接的第三有源区；以及

在所述栅图案的另一侧与所述第三有源区接触的第二接触插塞。

19.如权利要求14所述的半导体存储器件，其中所述栅图案具有层叠多晶硅层和金属层的结构。

20.如权利要求19所述的半导体存储器件，其中所述金属层包括选自钨、硅化钴和硅化镍中的至少一种。

21.如权利要求14所述的半导体存储器件，其中所述栅图案包括硅化钴。