[发明专利]半导体存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2010年1月19日提交的韩国专利申请10-2010-0004818的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种浮体单元及其制造方法。

背景技术

随着半导体器件的集成度越来越高，难以制造具有配制有一个晶体管和一个电容器的单位存储单元的DRAM并且保证足够的数据保持时间和防止短沟道效应。在小区域中使电介质泄露最小化的同时制造具有足够电容的电容器已经很困难。

具体而言，能够满足DRAM操作的电容要求并且能够保证DRAM的可靠性的电容器的制造正在接近极限。为了克服这种极限，已经采用了使用晶体管的浮体效应的存储器。

使用浮体效应的具有浮体单元的存储器通过在浮体中存储电荷和改变晶体管的阈值电压来写入或读取数据。

更具体而言，在使用浮体单元的存储器中，当对漏极施加高正电压以产生热载流子时，由于热载流子的原因通过碰撞电离产生电子空穴对。通过施加到漏极的高电压使电子-空穴对中的电子流到漏极，而在硅衬底中积累空穴。在此，由于积累在硅衬底中的空穴的原因，晶体管的阈值电压(Vt)被降低并且当施加电压时大量的电流流动。因此，晶体管用作存储器。例如，在这种浮体存储器中，状态“0”是阈值电压高的状态，因为没有积累空穴，而状态“1”是阈值电压低的状态，因为积累了空穴。

在浮体存储器中，通过对源极与硅之间的PN结施加正向偏压使带电的空穴放电来执行擦除操作。由于浮体存储器不具有电容器，因此电容器制造工艺和用于电容器的区域是非必要的。因此，与普通DRAM相比，由于避免了电容器制造，浮体存储器降低了制造工艺的数量，并且增加了存储密度。

发明内容

本发明的实施例涉及使用浮体单元的存储器及其制造方法，所述存储器能够通过降低GIDL电流增加数据保持时间。

根据本发明的一个实施例，制造半导体存储器件的方法包括以下步骤：在衬底中形成沟槽；沿着沟槽形成栅绝缘层，其中所述栅绝缘层在沟槽的上部区域比在其下部区域更厚；在栅绝缘层上形成栅图案以填充沟槽；在栅图案的上部区域上形成第一有源区，以使第一有源区与栅绝缘层的厚区域交迭；以及形成第二有源区，所述第二有源区形成在栅图案的第二区域之上并且与第一有源区通过形成在其间的浮体间隔开，其中所述第二区域在垂直方向比第一区域更低。

根据本发明的另一实施例，半导体存储器件包括：沿着沟槽设置的绝缘层，其中所述绝缘层的上部较厚；设置在栅绝缘层上的栅图案；第一有源区，其设置在栅图案的第一区域之上以在栅绝缘层的较厚区域与栅图案交迭；以及第二有源区，其设置在栅图案的第二区域之上并且与第一有源区通过设置在其间的浮体间隔开。

附图说明

图1示出了在用第一导电类型掺杂的体硅衬底中形成隔离层的情况。

图2示出了在硅衬底和隔离层中形成沟槽的情况。

图3示出了将杂质注入到沟槽底部中的情况。

图4A示出了以倾斜的角度将卤素杂质注入到沟槽上部中的情况。

图4B示出了注入卤素杂质的倾斜角度。

图5示出了形成栅极氧化物层的情况。

图6示出了形成栅极的情况。

图7示出了形成用于漏极拾取(pick-up)的掩模并且向其中注入杂质的

图8示出了在栅极的侧壁上形成硬掩模层并且从硅衬底的上部去除氧化物层的情况。

图9示出了形成浮体单元的情况。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，并且不应解释为受到本文所列实施例的限制。另外，提供这些实施例是为了使本说明书全面和完整，并且将向本领域技术人员充分地传达本发明的范围。在本说明书中，相似的附图标记在本发明的不同的附图和实施例中表示相似的部分。

附图并非按比例绘制，并且在某些情况下可能将比例做夸大处理从而清楚地示出实施例的特征。当提及第一层在第二层“之上”或在衬底“之上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，而且还表示在第一层与第二层或衬底之间存在第三层的情况。