[发明专利]芯片级电磁干扰屏蔽结构及制造方法

权利要求书

1.一种芯片级电磁干扰屏蔽结构，适用于设置至少一芯片，其特征在于该芯片级电磁干扰屏蔽结构包括：

一半导体基材；

至少一接地导线，设置于该半导体基材的一第一面上且该接地导线位于该半导体基材的边缘；

一接地层，设置于该半导体基材的一第二面上；以及

一连接结构，设置于该半导体基材的一侧壁上，用以连接所述接地导线与该接地层。

2.如权利要求1所述的芯片级电磁干扰屏蔽结构，其特征在于该半导体基材为一硅基材，该半导体基材的该第一面具有一重配置层以连接至所述芯片。

3.如权利要求1所述的芯片级电磁干扰屏蔽结构，其特征在于该连接结构以无电镀工艺形成于该半导体基材的该侧壁上。

4.如权利要求1所述的芯片级电磁干扰屏蔽结构，其特征在于该重配置层包括多个金属导线，用以电性连接至所述芯片。

5.如权利要求1所述的芯片级电磁干扰屏蔽结构，其特征在于所述芯片设置于该半导体基材的该第一面上，该芯片级电磁干扰屏蔽结构更包括一保护层，该保护层覆盖于所述芯片之上。

6.如权利要求5所述的芯片级电磁干扰屏蔽结构，其特征在于该保护层中具有多个金属导线，用以电性连接至该重配置层。

7.一种芯片级电磁干扰屏蔽结构的制造方法，其特征在于上述制造方法包括：

形成至少一接地导线于该晶片的一第一面上；

设置至少一芯片于该晶片的该第一面上且所述接地导线位于所述芯片之间；

形成一接地层于该晶片的一第二面；

将该晶片切割为多个半导体基材，且所述接地导线分别位于所述半导体基材的边缘；以及

形成一连接结构于所述半导体基材中的一第一半导体基材的一侧壁上，该连接结构用以连接对应于该第一半导体基材的所述接地导线与该接地层。

8.如权利要求7所述的制造方法，其特征在于该晶片为一硅晶片。

9.如权利要求7所述的制造方法，其特征在于该连接结构以无电镀工艺形成于该第一半导体基材的该侧壁上。

10.如权利要求7所述的制造方法，其特征在于更包括：

形成一重配置层于一晶片的该第一面上；以及

形成一保护层于该晶片上以覆盖所述芯片。

11.如权利要求10所述的制造方法，其特征在于更包括：

形成多个金属导线于该保护层之中，所述金属导线连接至该重配置层。