[发明专利]芯片级电磁干扰屏蔽结构及制造方法

说明书

技术领域

本发明涉及一种电磁干扰屏蔽结构，且特别涉及一种芯片级(chip level)电磁干扰屏蔽结构及制造方法，并且可直接在晶片背面形成保形屏蔽(conformal shielding)以达到抑制电磁干扰(Electromagnetic Interference，EMI)的效果。

背景技术

集成电路产业主要包括集成电路设计、集成电路制造与芯片结构。芯片结构会直接影响集成电路本身的电性能、机械性能、热性能与光性能，对于集成电路的稳定性相当重要，因此芯片结构与电子产品是密不可分的，已经成为电子工业中的核心技术。

目前的芯片主要是以印刷电路板(printed circuit board，PCB)作为基板，芯片可设置于基板上，然后再经由基板将芯片的电性接脚连接至外部。基板上会设置接地层或是金属层来抑制电磁干扰，通常金属层是形成在基板的表面或是内层。但是随着电子产品愈来愈轻薄的设计趋势，传统的芯片防电磁干扰的设计已经无法满足目前的需求。

发明内容

本发明提供一种芯片级电磁干扰屏蔽结构及制造方法，直接在晶片背面与侧壁上形成接地层与连接结构以形成保形屏蔽(conformal shielding)，这样的设计方式不仅可以达到抑制电磁干扰的效果，同时可以缩小芯片的尺寸。

本发明提出一种芯片级电磁干扰屏蔽结构，适用于设置至少一芯片，该芯片级电磁干扰屏蔽结构包括一半导体基材、至少一接地导线、一接地层与一连接结构。半导体基材的一第一面具有一重配置层，接地层设置于半导体基材的一第二面上。接地导线设置于半导体基材的第一面上且接地导线位于半导体基材的边缘，连接结构设置于半导体基材的一侧壁上，用以连接接地导线与接地层。

在本发明一实施例中，上述半导体基材为一硅基材。上述连接结构以无电镀工艺形成于半导体基材的侧壁上。上述重配置层包括多个金属导线，用以电性连接至所述芯片。

在本发明一实施例中，上述芯片设置于上述半导体基材的第一面上，芯片级电磁干扰屏蔽结构更包括一保护层，覆盖于上述芯片之上。保护层中具有多个金属导线，用以电性连接至重配置层。

本发明另提出一种芯片级电磁干扰屏蔽结构的制造方法，包括下列步骤：首先，形成一重配置层于一晶片的一第一面上；然后形成至少一接地导线于晶片的第一面上；接下来，设置至少一芯片于晶片的第一面上且上述接地导线位于芯片之间。然后，形成一接地层于晶片的一第二面；接下来，将晶片切割为多个半导体基材，且所述接地导线分别位于所述半导体基材的边缘。然后，形成一连接结构于所述半导体基材中的一第一半导体基材的一侧壁上，该连接结构用以连接对应于该第一半导体基材的所述接地导线与该接地层。

综合上述，本发明直接于半导体背面与侧面镀上金属层以直接形成屏蔽，并且直接于构装体上直接设计出电路，借此可省略一个印刷电路板以降低成本与体积。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为根据本发明第一实施例的芯片级电磁干扰屏蔽结构示意图。

图2为根据本发明第二实施例的芯片工艺的示意图。

图3为根据本发明第二实施例晶片结构示意图。

图4为根据本发明第三实施例的芯片级电磁干扰屏蔽结构的制造方法流程图。

上述附图中的附图标记说明如下：

110：半导体基材

111：接地层

112：连接结构

121：接地导线

131～134：芯片

140：保护层

151、152：金属导线

210～240：结构

301：晶片

305：区域

310、320：芯片设置区域

S410～S470：流程图步骤

具体实施方式

(第一实施例)