[发明专利]接合垫结构以及集成电路芯片

说明书

技术领域

本发明涉及一种用于集成电路的接合垫结构，特别涉及一种用于接合垫结构的介层孔图案。

背景技术

在半导体芯片中，接合垫(bond pad)为集成电路和芯片封装之间的界面。在芯片元件中，会使用大量的接合垫来传递电源/接地信号与输入/输出信号。因此，需要足够的可靠度来确保高良率的接合垫是相当重要的。一般而言，接合垫包括被金属层间介电层(inter metal dielectric，IMD)所分隔的金属层以及穿过金属层间介电层并电性连接至金属层的金属介层孔。

在封装过程中，当接合线(wire bond)要接合到接合垫时，接合垫会承受到较大的接合力(bonding force)，其容易造成金属层间介电层产生碎裂。对半导体芯片而言，金属层间介电层碎裂是很严重的失效类型。一旦小裂缝开始沿着金属层间介电层延伸，接合垫在后续的工艺期间中所承受的应力将大幅增长。

此外，对可减少晶粒面积的接合垫下电路(circuit under pad，CUP)结构而言，打线时接合力所产生的应力不仅会造成顶层金属层间介电层产生碎裂，更会往下层的金属层继续挤压而造成电路结构中的金属层产生短路现象，而影响良率。

因此，需要一种接合垫结构来分散打线时的接合力，以降低对金属层间介电层及其下方的电路结构的破坏，进而提高量产良率。

发明内容

本发明提供一种接合垫结构以及一种集成电路芯片。本发明提供的一种接合垫结构包括：第一金属层；第二金属层，位于所述第一金属层上方；介电层，位于所述第一金属层以及所述第二金属层之间；以及介层孔图案。所述介层孔图案设置于所述介电层中且电性连接于所述第一金属层以及所述第二金属层，包括至少一第一介层孔组以及与其相邻的至少一第二介层孔组。所述第一介层孔组具有H型的轮廓，且所述第二介层孔组也具有H型的轮廓，其方向异于所述第一介层孔组的所述H型的轮廓。

再者，本发明提供一种集成电路芯片。所述集成电路芯片包括：半导体基底；以及接合垫结构。所述接合垫结构包括：第一金属层，位于所述半导体基底上方；第二金属层，位于所述第一金属层上方；介电层，位于所述第一金属层以及所述第二金属层之间；以及介层孔图案。所述介层孔图案设置于所述介电层中且电性连接于所述第一金属层以及所述第二金属层，包括依矩阵阵列排列的多个第一介层孔组以及多个第二介层孔组。所述第一介层孔组具有H型的轮廓，且所述H型的轮廓具有一中心点。所述第二介层孔组具有相同于所述第一介层孔组并以所述中心点旋转一特定角度的轮廓。

附图说明

图1显示根据本发明一实施例所述的顶部介层孔图案的平面示意图；

图2显示沿图1中A-A线的具有顶部介层孔图案的接合垫结构的剖面示意图；

图3显示根据本发明另一实施例所述的顶部介层孔图案的平面示意图；以及

图4显示根据本发明另一实施例所述的顶部介层孔图案的平面示意图。

【主要元件符号说明】

10～集成电路基底；

14～半导体基底；

12～集成电路；

100、300、400～介层孔图案；

110、310、410～第一介层孔组；

120、320、420～第二介层孔组；

130～介层孔；

20、40～金属层；

200～接合垫结构；以及

30～金属层间介电层。

具体实施方式

为让本发明的所述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附图式，作详细说明如下：

实施例：