[发明专利]射频开关芯片的在片测试结构和测试方法

权利要求书

1.一种射频开关芯片的在片测试结构，形成于一硅片上，包括天线端、发射端和接收端，其特征在于：耦合于所述天线端和所述发射端间的开关电路一和耦合于所述天线端和所述接收端间的开关电路二为对称设置，在片测试结构还包括两个用于和测试信号相连接的地-信号-地端口，其中第一个地-信号-地端口和所述天线端相连、第二个地-信号-地端口与所述接收端和所述发射端中的一个相连，另一个未和所述地-信号-地端口相连的所述接收端或所述发射端和一在片的50欧姆电阻相连。

2.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述在片测试结构还包括一直流偏置电压接口、第一控制信号接口和第二控制信号接口；所述直流偏置电压接口用于和一直流偏置电压相连并为所述在片测试结构的射频信号提供直流偏置电压；所述第一控制信号接口和第二控制信号接口分别用于和第一控制信号、第二控制信号相连，所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。

3.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述开关电路一包括第一NMOS管和第二NMOS管，所述第一NMOS管的源极和所述第二MOS管的漏极相连并和所述发射端相连、所述第一NMOS管的漏极和所述天线端相连、所述第二NMOS管的源极接地，所述第一NMOS管的栅极接第一控制信号、所述第二NMOS管的栅极接第二控制信号，所述第二控制信号为所述第一控制信号的反相信号；所述开关电路二包括第三NMOS管和第四NMOS管，所述第三NMOS管和所述第一NMOS管相同、所述第四NMOS管和所述第二NMOS管相同，所述第三NMOS管的漏极和所述第四NMOS管的漏极相连并和所述接收端相连、所述第三NMOS管的源极和所述天线端相连、所述第四NMOS管的源极接地，所述第三NMOS管的栅极接第一控制信号、所述第四NMOS管的栅极接第二控制信号。

4.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述在片的50欧姆电阻为一在片的50欧姆多晶硅电阻。

5.如权利要求1所述的射频开关芯片的在片测试结构的测试方法，其特征在于，包括步骤：将形成有射频开关芯片的在片测试结构的硅片放置于探针台上；将所述第一个地-信号-地端口和所述第二个地-信号-地端口都分别和一地-信号-地射频探针相连，将所述第一个地-信号-地端口的地端和所述探针台的地电位相连；在所述两个地-信号-地射频探针上加入测试信号进行射频开关芯片的射频参数测试。

6.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：所述在片测试结构的直流偏置电压接口、第一控制信号接口和第二控制信号接口分别和直流偏置电压、第一控制信号和第二控制信号相连；所述直流偏置电压相连为所述在片测试结构的射频信号提供直流偏置电压；所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。

7.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：在所述两个地-信号-地射频探针上加入的所述测试信号为接收端射频信号、或发射端射频信号；所述测试信号为接收端射频信号时用于测试所述射频开关芯片的接收模式的射频参数；所述测试信号为发射端射频信号时用于测试所述射频开关芯片的发射模式的射频参数。

8.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：所述射频参数包括射频开关芯片的插入损耗、隔离度、开关速度、线性度和电压驻波系数。