[发明专利]堆栈式封装结构及其制造方法

说明书

技术领域

本发明关于一种封装结构及其制造方法，详言之，关于一种堆栈式封装结构及其制造方法。

背景技术

堆栈式封装结构将二颗晶粒(下晶粒及上晶粒)堆栈在一基板上以形成的三维封装结构，其中位于下方的下晶粒会具有数个连通柱(Through Silicon Via，TSV)结构，这些连通柱会突出于该下晶粒的一表面，而且该下晶粒另一表面会具有数个凸块结构。已知制造方法先将薄化过后的下晶粒直接以热压工艺与基板接着，接着再将上晶粒以相同方法堆栈于该下晶粒上。因此，该制造方法会遭遇以下问题。

首先，薄化过后的下晶粒在搬运及运送是一项挑战。其次，该基板的翘曲在该下晶粒堆栈过程中，会造成电性量测上的良率降低、凸块结构接着失败等问题。接着，以热压作为晶粒接着的技术而言，产出的速度较低。

因此，有必要提供一种堆栈式封装结构及其制造方法，以解决上述问题。

发明内容

本发明提供一种堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一晶圆，该晶圆具有一第一表面及一第二表面；(b)提供数个第一晶粒，每一该第一晶粒包括一第一晶粒本体、数个连通柱(Conductive Vias)及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱；(c)覆晶接合这些第一晶粒至该晶圆的第一表面，其中这些连通柱电性连接至该晶圆的第一表面；(d)将这些第一晶粒及该晶圆进行回焊(Reflow)；(e)形成一第一保护层于这些第一晶粒及该晶圆的第一表面之间以保护这些连通柱；(f)于步骤(d)之后，从该晶圆的第二表面薄化该晶圆；(g)切割该晶圆以形成数个复合晶粒(Combo Die)；(h)提供一基板，该基板具有一第一表面及一第二表面；(i)形成一第二保护层于该基板的第一表面；(j)将这些复合晶粒接合至该基板的第一表面上，其中这些凸块位于该第二保护层内；及(k)切割该基板，以形成数个堆栈式封装结构。

在本发明中，在步骤(d)中该晶圆及其上的这些第一晶粒同时进行回焊，因此可节省时间，而且该晶圆及这些第一晶粒的材质相同，而不会有翘曲的情况发生。此外，该晶圆在回焊后才薄化，因此其在搬运及运送过程中容易夹持。

本发明另提供由上述方法所制得的堆栈式封装结构，其包括一基板、一第一晶粒、一第二保护层、一第二晶粒及一第一保护层。该基板具有一第一表面及一第二表面。该第一晶粒接合于该基板，该第一晶粒包括一第一晶粒本体、数个连通柱及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱，且这些凸块电性连接该基板的第一表面。该第二保护层位于该基板的第一表面及该第一晶粒本体的第一表面之间，以保护这些凸块。该第二晶粒具有一第一表面及一第二表面，该第二晶粒利用回焊工艺而与该第一晶粒的这些连通柱接合。该第一保护层位于该第一晶粒本体的第二表面及该第二晶粒的第一表面之间，以保护这些连通柱。

附图说明

图1至11显示本发明堆栈式封装结构的制造方法的一实施例的示意图；

图12至22显示本发明堆栈式封装结构的制造方法的另一实施例的示意图；及

图23至29显示本发明堆栈式封装结构的制造方法的另一实施例的示意图。

具体实施方式

参考图1至11，显示本发明堆栈式封装结构的制造方法的一实施例的示意图。参考图1，提供一晶圆1，该晶圆1具有一第一表面101及一第二表面102。在本实施例中，该晶圆1为一整片材质相同的硅晶圆，其具有数个条切割线103，这些切割线103定义出数个第二晶粒10。亦即，该晶圆1沿着这些切割线103被切割后即直接形成这些第二晶粒10。较佳地，该晶圆1更具有数个第二焊垫104及数个预焊料(Presolder)105，这些第二焊垫104位于该晶圆1的第一表面101，且这些预焊料105位于这些第二焊垫104上。在本实施例中，这些第二晶粒10为内存晶粒(MemoryDice)。