[发明专利]一种锗基肖特基N型场效应晶体管的制备方法

说明书

技术领域

本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种锗基肖特基N型场效应(NMOS)晶体管的制备方法。

背景技术

随着CMOS器件特征尺寸的不断缩小，传统硅基MOS器件的发展逐渐达到物理和技术的双重极限，而载流子迁移率退化成为影响器件性能进一步提升的关键因素。为了提高器件的驱动能力，采用高迁移率沟道材料是一种十分有效的途径。锗材料在低电场下的空穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材料以其更高、更加对称的载流子迁移率成为高性能MOSFET器件很有希望的发展方向之一。

与硅材料相比，杂质在锗材料中扩散较快且激活率低，因而源漏区掺杂浓度较低并且不易形成浅结，引起锗基MOS器件源漏串联电阻增加，导致器件性能退化。肖特基源漏晶体管能很好克服以上问题而成为一种非常具有发展潜力的结构。它与传统晶体管的主要区别就是它用金属或者金属锗化物源漏替代了传统的高掺杂源漏，源漏和沟道的接触由PN结变成了金属和半导体接触的肖特基结。肖特基源漏晶体管结构不仅避免了杂质固溶度低和扩散快的问题，而且还能保证低电阻率和获得突变源漏结。

锗基肖特基晶体管有如下优势：(1)采用金属或者金属锗化物源漏，源漏寄生电阻显著降低；(2)肖特基晶体管的制备工艺和传统CMOS工艺完全兼容，而且制备过程简单；(3)没有少子注入的肖特基接触不存在寄生三极管效应，因而消除了困扰CMOS电路的闩锁效应；(4)工艺热预算较低，非常有利于高k栅介质、金属栅、应变沟道等工艺集成；(5)锗材料迁移率大、速度特性好，因而锗基器件其高频特性远优于传统的硅基器件。

但是，锗基肖特基晶体管的性能也受到了源漏-沟道肖特基势垒的制约。在锗基肖特基晶体管的源漏与衬底的界面处，由于存在界面态，费米能级被钉扎在锗的价带附近，造成电子势垒较大，空穴势垒较小，从而限制了锗基肖特基晶体管(尤其是NMOS)性能的提升。首先，源端的电子势垒高度是决定开态电流大小的重要因素，较大的电子势垒限制了源端电子的注入，导致器件的开态电流小；其次，漏端的较低的空穴势垒引起关态泄漏电流过大；再者，较大的电子势垒使源端的电子主要以隧穿的方式进入沟道，导致器件的亚阈值斜率变大。总之，电子势垒高度成为影响锗基NMOS肖特基晶体管性能的决定因素之一。为了降低电子的势垒高度，必须减弱或去除费米能级钉扎效应。导致费米能级钉扎有以下两方面的因素：第一，锗半导体表面的悬挂键和缺陷等因素形成的表面态；第二，根据海涅理论，金属的电子波函数在锗中的不完全衰减而导致在锗半导体的禁带当中产生的金属诱导带隙态(MIGS)。另外，锗基MOS器件的栅介质也存在较大的问题，一般需要插入一层界面层以改善栅电容性能。

发明内容

针对上述锗基肖特基NMOS晶体管存在的问题，本发明在其源漏区淀积一薄层的高k介质层来减弱费米能级钉扎效应，降低电子势垒，改善锗基肖特基NMOS晶体管的性能。

下面简述本发明的锗基肖特基NMOS晶体管的一种制备方法，步骤如下：

1-1)  在锗基衬底上制作MOS晶体管结构；

1-2)  源漏区域上淀积一高k介质层，该介质层的光频介电常数ε_∞＜4.5以及导带偏移量ΔE_C＜2eV；

1-3)  溅射低功函数金属薄膜；

1-4)  形成金属源漏；

1-5)  形成接触孔、金属连线。

步骤1-1)具体包括：

2-1)在衬底上制作隔离区；

2-2)淀积栅介质层；

2-3)形成栅结构；

2-4)形成侧墙结构。

所述步骤1-1)的锗基衬底可以是体锗衬底、锗覆绝缘(GOI)衬底或外延锗衬底。

所述步骤1-2)的绝缘介质层可以采用氧化钇(Y₂O₃)、氧化铪(HfO₂)或氧化锆(ZrO₂)等高k介质材料。

所述步骤1-3)的金属薄膜可以为铝膜或其他低功函数金属膜。

所述肖特基晶体管的源、漏制作成提升、凹陷结构或者其他新结构如FinFET等。

与现有技术相比，本发明的有益效果是：