[发明专利]非易失性存储器及其读取电路

说明书

技术领域

本发明涉及集成电路静电保护电路设计领域，尤其涉及一种非易失性存储器的读取电路。

背景技术

在非易失性存储器中，每个存储单元定义为一个二进制的位，即“0”或“1”其中之一，在读取存储单元的二进制数据值时，通常包括：向与该存储单元连接的位线导入读取电流，并根据读取电流的大小，判断该存储单元的数据值。具体的，产生上述读取电流，首先需要向相应位线进行预充电，使其达到一目标电位；然后再选中开启存储单元，从而获得稳定的读取电流，并与基准电流作比较，以读取存储单元的数据。

图1示出了现有的非易失性存储器读取电路的原理图。所述读取电路的基本模块包括：用于向位线充电的预充电单元101，所述预充电电源101将位线的电位由默认的零电位升高至目标电位；用于映射位线电流的镜像单元102，所述镜像单元102产生与位线电流相同的镜像电流；连接所述镜像单元102，用于比较镜像电流以及参考电流大小的比较单元103。

其工作原理是：所述预充电单元101将位线的电位提升至一目标电位，当与该位线连接的存储器单元被选中读取数据后，所述位线上将形成流经存储器单元的位线电流。由于存储器单元内的数据包括“0”与“1”，相对应的，所述位线电流也包括较大值或较小值。所述镜像单元102则映射位线电流，形成相同的镜像电流。而比较单元103将所述镜像电流与基准电流的大小进行比较。具体的，所述基准电流的大小介于位线电流的较大值以及较小值之间，根据比较结果，即可获知位线电流的状态以及存储单元中的数据类型，从而实现对存储器数据的读取。

现有的读取电路存在如下问题：通常为了便于布线并节省器件面积，位线在充电前通常处于悬浮状态，而并不会连接至固定电位。因此位线的初始电位可能高于目标电位，当选中存储单元进行数据读取时，所形成的初始位线电流则会高于实际读取的电流，进而造成逻辑错误。为了避免上述逻辑错误，通常采用的方式是：选中存储单元后，形成位线电流，等待一定时间直至位线的电位回落至目标电位，再进行数据的读取。然而存储器进行数据读取时，位线电流的数量级通常仅为0.1μA，放电速度缓慢，等待位线电位的回落需要极长的时间，严重影响存储器的读取速度。

发明内容

本发明解决的问题是提供一种非易失性存储器的读取电路，避免因为位线的悬浮电位而产生读取逻辑错误，并提高读取速度。

本发明提供的非易失性存储器的读取电路，包括用于产生于与位线电流相同的镜像电流的镜像单元以及根据镜像电流读取存储单元数据的数据读取单元，还包括：与所述位线连接的预充电单元以及预放电单元；所述预充电单元以及预放电单元分别将位线的初始电位与目标电位相比较，对位线充电或放电，将位线电位钳位至目标电位。

所述预充电单元包括充电开关以及充电钳位器；所述充电开关连接至电源线，充电钳位器连接至位线；所述充电开关用于接收外部输入的第一控制信号，开启或关闭预充电单元；所述充电钳位器用于在充电时，将位线电位钳位至目标电位。

所述充电开关为场效应晶体管，源极与电源线连接，漏极与充电钳位器连接，栅极接收所述控制信号。所述充电钳位器包括：漏极与充电开关连接，源极与位线连接的第一MOS管；正端输入目标电位，负端输入位线电位，输出端连接第一MOS管的栅极的运放比较器。当位线电位低于目标电位时，运放比较器输出高电平，使得第一MOS管导通。

所述预放电单元包括放电开关以及放电钳位器；所述放电开关连接至地线，放电钳位器连接至位线；所述放电开关用于接收外部输入的第二控制信号，开启或关闭预放电单元；所述放电钳位器用于在放电时，将位线电位钳位至目标电位。

所述放电开关为场效应晶体管，源极与地线连接，漏极与放电钳位器连接，栅极接收所述控制信号。所述放电钳位器包括：源极与放电开关连接，漏极与位线连接的第二MOS管；负端输入目标电位，正端输入位线电位，输出端连接第二MOS管的栅极的运放比较器。当位线电位高于目标电位时，运放比较器输出高电平，使得第二MOS管导通。

可选的，所述镜像单元为镜像电流源电路，其电流源端与位线连接，输出端与数据读取单元连接。

可选的，所述数据读取单元包括参考电流源以及缓冲寄存器；所述缓冲寄存器用于暂存存储单元数据，其输入端连接镜像单元输出端以及参考电流源的输出端。

与现有技术相比，本发明提供的读取电路以下优点：通过在位线上连接预充电单元以及预放电单元，得悬浮的位线电位能够迅速上升或回落至目标电位，避免产生逻辑错误，提高数据读取速度。

附图说明