[发明专利]一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法

说明书

技术领域

本发明属于半导体集成电路及其制造技术领域，具体涉及一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法。

背景技术

集成电路技术可以从硬件上实现各种计算功能，其中加法运算是进行计算的核心功能，减法、乘法和除法运算都是在加法运算的基础上实现的。传统上加法运算是由晶体管电路实现的二进制运算。对于一个简单的一位全加器，通常至少需要十几个晶体管才能实现，如果要实现多位的加法计算，则需要更多的晶体管。

目前，阻变存储器(Resistive-switching Random Access Memory：RRAM)能够利用电阻变化实现数值存储，其作为下一代非挥发存储器具有广泛的应用前景。通常阻变存储器的器件结构是由上、下金属电极以及它们之间具有阻变性能的介质薄膜材料组成。构成阻变层的材料一般为金属氧化物，常见的有TiO2，HfO2，ZrO2，Ta2O5，NiO，ZnO等。阻变存储器的工作方式分为单极和双极两种。单极是指在器件两端施加同一极性的电压，实现高低电阻间的转变；双极则是指在器件两端施加不同极性的电压实现高低电阻的转变。阻变存储器可以用作数据存储器，其中每个电阻值对应着不同的数据存储值，一个阻值对应一个数值。例如，高阻对应的存储值为0，则比高阻低的下一个相邻阻值对应的存储值为1，阻值更低的下一个相邻阻值对应的存储值为2，依次类推。

传统的计算机中计算与存储是相对独立的，分别由不同的模块或器件完成。因此，如果采用简单结构实现多进制的计算，并且实现计算与存储功能的统一，就能比传统的加法运算处理更多的数据，提高运算效率。

发明内容

本发明的目的是提供一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法。

根据本发明的一个方面，提供了一种能够实现多进制加法计算的阻变器件，该阻变器件包括：下电极，由一导电材料层构成；阻变层，由淀积在所述下电极上的金属氧化物层构成，该金属氧化物层中注入有杂质元素；上电极，由淀积在所述金属氧化物层上的导电材料层构成；所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值；当所述阻变器件的阻值降低到一相邻阻值时，则该阻变器件的存储值加1；当所述阻变器件的阻值降低到所述低阻态时，则该阻变器件的存储值置0，同时高位阻变器件的存储值+1，从而完成一次高位进位+1的运算。

根据本发明的另一个方面，提供了一种利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值，所述方法包括如下步骤：对所述阻变器件初始化，使其存储值为加数；判断被加数是否为0；如果被加数为0，则输出所述阻变器件的当前存储值作为计算结果；如果被加数不为0，则判断所述阻变器件的当前存储值是否为该阻变器件的最高存储值；如果所述阻变器件的当前存储值是其最高存储值，则对该阻变器件的存储值置0，同时使高位阻变器件的存储值+1，从而完成一次高位进位+1的运算；如果所述阻变器件的当前存储值不是其最高存储值，则使该阻变器件的存储值+1，即实现加数+1的操作；使被加数减1，返回前述判断被加数是否为0的步骤，继续下一个+1的操作。

其中，当对所述阻变器件施加一次set脉冲电压时，该阻变器件的阻值降低到一相邻阻值，相应的该阻变器件的存储值+1；当对所述阻变器件施加一reset脉冲电压时，该阻变器件的阻值升高到某一阻值，相应的该阻变器件的存储值降低到该阻值对应的存储值。

其中，当连续施加具有相同脉冲宽度和相同电压幅值的所述set脉冲电压时，所述阻变器件的阻值逐渐降低；当施加具有相同脉冲宽度和不同电压幅值的reset脉冲电压时，阻变器件的阻值升高到与所述电压幅值对应的阻值。

其中，通过施加一具有特定电压幅值的reset脉冲电压使所述阻变器件的阻值升高到高阻态，从而使该阻变器件的存储值置0。

其中，通过对所述高位阻变器件施加一次Set脉冲电压操作使其阻值降低到一相邻阻值，实现该高位阻变器件的存储值+1。

可选的，所述set脉冲电压是正向脉冲，所述reset脉冲电压是反向脉冲。

其中，所述阻变器件包括单极阻变存储器和双极阻变存储器。

本发明的一个优点在于用阻变器件实现了多进制加法的计算功能，从而为利用阻变器件实现更复杂的计算功能提供了前提条件，便于实现存储和计算的统一应用。