[发明专利]系统级扇出晶圆封装方法

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种系统级扇出晶圆封装方法。

背景技术

晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。

按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。

发明内容

本发明解决的技术问题是：如何实现系统级的扇出晶圆封装。

为解决上述技术问题，本发明提供系统级扇出晶圆封装方法，包括步骤：在载板上形成胶合层；将芯片和无源器件的功能面贴于所述胶合层上；将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；去除所述载板和胶合层。

可选地，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。

可选地，所述无源器件包括电容、电阻和电感。

可选地，所述封料层的材料为环氧树脂。

可选地，所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。

可选地，所述胶合层为UV胶。

所述去除所述载板和胶合层的步骤具体包括：

去除所述胶合层；

将载板与芯片和无源器件的功能面进行分离；

清洗所述芯片和无源器件的功能面。

可选地，所述芯片包括多个不同的芯片。

可选地，所述载板为玻璃载板。

可选地，还包括步骤：在芯片和无源器件裸露的功能面形成金属再布线层；在金属再布线层上形成保护膜层；在保护膜层上形成暴露金属再布线层的开口；在所述开口内形成与所述金属再布线层连接的球下金属层；在球下金属层上形成金属锡球。

与现有技术相比，本发明请求保护的系统级扇出晶圆封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高集成度的圆片级封装更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。

附图说明

图1为本发明一个实施例中系统级扇出晶圆封装方法流程图；

图2为本发明另一个实施例中系统级扇出晶圆封装方法流程图；

图3至图10为图2所示流程中封装结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

下面结合附图对本发明的具体实施方式做详细的说明。

如图1所示，在本发明的一个实施例中，提供系统级扇出晶圆封装方法，包括步骤：

S101，在载板上形成胶合层；

S102，将芯片和无源器件的功能面贴于胶合层上；

S103，将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；