[发明专利]智能探针卡架构

权利要求书

1.一种探针卡组件，包括：

隔离缓冲器，每一个隔离缓冲器都串联在单个测试器通道和多个测试探针之间，从而提供了测试探针的隔离。

2.一种探针卡组件，包括：

连接到底部PCB的子卡，所述底部PCB包括连接器，以便连接到测试系统控制器并且将来自所述连接器的线路路由到多个向测试探针提供电连接的接点，所述测试探针用于接触晶片上的DUT，所述子卡包括被配置成向所述DUT提供附加信号的分立元件。

3.如权利要求2所述的探针卡组件，其特征在于，所述子卡通过可拆卸的连接器连接到所述PCB。

4.如权利要求2所述的探针卡组件，其特征在于，所述晶片上的DUT包括微处理器，并且其中所述分立元件包括用于个人计算机主板的支援电路。

5.如权利要求2所述的探针卡组件，其特征在于，所述分立元件包括用在带有所述DUT的电路中的支撑元件。

6.一种探针卡组件，包括：

电源供给隔离器件，这些器件与多个电源供给线路串联，所述电源供给线路将测试系统控制器的单根电源供给线路的电能分配到多个测试探针，每一个测试探针被配置成接触DUT电源供给输入，其中所述电源供给隔离器件被配置成当给定一条电源供给线路上的DUT被确定为出故障时就使所述给定线路上的电流达到最小。

7.如权利要求6所述的探针卡组件，其特征在于，所述电源供给隔离器件包括电压调节器、开关和限流器中的一种或多种。

8.如权利要求6所述的探针卡组件，包括：

支撑所述测试探针的空间转换器；

至少一个子卡；以及

与所述空间转换器和所述至少一个子卡电互连的底部PCB，其中在所述空间转换器、所述底部PCB和所述至少一个子卡中的至少一个之上设置所述电源供给隔离器件。

9.一种探针卡组件，包括：

连接在测试系统控制器的单根电源供给线路中的DC-DC转换器，所述电源供给线路将电能通过线路分支分配到多个测试探针，所述DC-DC转换器被配置成增大所述电源供给线路上所提供的信号中的电流。

10.一种探针卡组件，它包括可编程的控制器，所述可编程的控制器被配置成执行所述探针卡组件中所包括的各元件的自测。

11.一种探针卡组件，它包括串行接口器件，所述串行接口器件被配置成连接到测试系统控制器，以便接收要分配到所述探针卡组件的各探针的测试信号。

12.如权利要求11所述的探针卡组件，还包括：

串行到并行转换器，用于将所述测试信号从串行转换为并行并且将并行的测试信号分配到多个测试探针。

13.如权利要求12所述的探针卡组件，其特征在于，所述串行到并行转换器包括现场可编程门阵列(FPGA)。

14.如权利要求13所述的探针卡组件，包括：

支撑所述测试探针的空间转换器；

至少一个子卡；以及

与所述空间转换器和所述至少一个子卡电互连的底部PCB，其中在所述空间转换器、所述底部PCB和所述至少一个子卡中的至少一个之上设置所述串行到并行转换器。

15.一种探针卡组件，包括：

串行总线接口，被配置成连接到测试系统控制器；，

串行数字到模拟转换器，被配置成通过所述串行总线接口来接收以串行方式从连接到串行总线的组件而来的数字测试信号，将所述数字测试信号转换为模拟形式，并将模拟形式的所述数字测试信号分配给多个被测电子器件；

模拟到数字转换器，被配置从被测电子器件接收并行方式的模拟信号，将所述模拟信号转换为数字形式，并将所述数字形式的信号通过所述串行总线接口提供给所述连接到串行总线的组件。