[发明专利]智能探针卡架构

说明书

本发明申请是名称为“智能探针卡架构”、申请日为2005年4月21日、申请号为200580012737.4的发明专利申请的分案申请。

技术领域

本发明涉及一种测试晶片上集成电路(IC)时所使用的测试系统的探针卡结构。更具体地讲，本发明涉及一种具有智能单板特征的探针卡结构，该结构能使探针卡分配一条从测试系统控制器到多个测试探针的单通道从而连接到晶片上的IC。

背景技术

当测试晶片上的IC时，同时测试尽可能多的器件在成本方面是有利的，这会减少每个晶片所用的测试时间。测试系统控制器不断改进，以便增大通道的数目和可以同时测试的器件的数目。然而，测试系统控制器的测试通道不断增多对于该测试系统而言是一个显著的成本因素，因为探针卡具有复杂的路由线路以用来容纳多个平行的测试通道。因此，期望能提供一种整体的探针卡架构，它可以在不要求增多测试系统控制器通道且不增大探针卡路由复杂性的情况下增大测试并行性。

在测试系统控制器资源有限的情况下，在探针卡中将来自测试系统控制器的一个信号扇出到多个传输线路可能是值得期望的，因为一个新测试系统控制器的成本通常会超过探针卡路由复杂性所增加的成本。测试系统控制器所具有的资源能够测试晶片上固定数目的待测器件(DUT)。随着技术的进步，单个晶片上可制造出更多的DUT。为了省去新增测试系统控制器的成本，要么测试系统对晶片执行多次测试，要么在探针卡中将通常提供给单个DUT的测试信号扇出到多个DUT。对于测试中的炙烧而言后一种做法更值得尝试，其中在晶片的加热期间探针卡对晶片的多次测试有时候是不好实现的。此外，对晶片作更少次数的测试减小了破坏晶片的可能性，并且更少次数的测试限制了测试系统中探针的磨损，其中替换探针可能很贵。

然而，在测试系统控制器和DUT之间的探针卡中扇出多个测试信号不仅会增大系统的复杂性，还会导致测试结构不精确。为了更好地确保测试不出故障，可以在探针卡上增设一些电路，以便使扇出线路之一出现故障时其影响达到最小。对于具有探针卡扇出的测试系统而言，扇出线路上所连接的组件中若出现故障，则会使所扇出的多个测试系统通道上全部器件所用的测试信号严重衰减。申请号为6,603,323且标题为“Closed-Grid Bus Architecture For WaferInterconnect Structure”的美国专利描述了一种解决方案，该方案通过在通道线路分支点和探针之间设置隔离电阻器来减小出故障的组件所引起的衰减，该专利引用在此作为参考。申请号为10/693,133且标题为“Isolation Buffers WithControlled Equal Time Delays”的美国专利中提供了另一种解决方案，该方案描述了一种在通道线路分支点和探针之间使用了隔离缓冲器的系统，其中所包括的电路可确保每一个隔离缓冲器都提供相同的延迟。然而，如在本发明的产生过程中所认识到的那样，所增加的电路会对测试带来不利的影响，可能会出现其它问题。

因为测试系统控制器系统的成本使人期望它们可以用很久，所以期望探针卡还能够具有扩展的测试系统功能，以便增加旧测试系统的使用寿命。探针卡充当测试系统控制器和晶片之间的接口，它通常比测试系统控制器要便宜许多并且其替换周期往往因探针卡上探针的磨损而比测试系统控制器短许多。

图1示出了用探针卡测试半导体晶片上多个DUT的测试系统的方框图。该测试系统包括通过通信线缆6连接到测试头8的测试系统控制器4或通用计算机。该测试系统还包括探测器10，探测器10由用于安装待测晶片14的工作台12构成，该工作台12是可移动的以便用探针卡18上的探针16来接触晶片14。该探测器10包括探针卡18，探针卡18支撑用来接触晶片14上所形成的多个DUT的探针16。

在该测试系统中，测试数据由测试系统控制器4产生，并且通过通信线缆6、测试头8、探针卡18、探针16最终传输到晶片14上的多个DUT。然后，测试结果从晶片上的多个DUT中往回通过探针卡18到达测试头8，以便往回传输到测试系统控制器4。一旦测试完成，该晶片就被切成多个分离的DUT。

测试系统控制器4所提供的测试数据被分到线缆6中所设置的多个单独的测试通道并且在测试头8中被分离，这样每一个通道连接到一个单独的探针。由柔性线缆连接器24将测试头8中的多个通道链接到探针卡18。然后，探针卡18将每一个通道链接到一个单独的探针16。