[发明专利]半导体集成电路及其制造方法、使用该电路的半导体装置

说明书

本发明申请是本发明申请人于2007年4月28日提交的申请号为200710100943.1的发明申请的分案申请。

技术领域

本发明涉及通过层叠半导体元件而形成的半导体集成电路。

背景技术

正在对通过层叠形成有集成电路的半导体衬底谋求半导体集成电路的高集成化的技术进行研究开发。通过顺序层叠形成有集成电路的半导体衬底，制造这种通过层叠半导体而形成的半导体集成电路。在通过层叠半导体而形成的半导体集成电路中，在每个半导体衬底上形成集成电路并使所述半导体衬底薄片化等来层叠它们。(例如，参照专利文件1和2)。

专利文件1日本专利申请公开平6-61418号公报

专利文件2日本专利申请公开2001-189419号公报

但是，在以往的通过层叠半导体而形成的半导体集成电路的制造方法中，在进行蚀刻等来在半导体衬底的一部分中形成开口部之后，通过对半导体衬底从背面进行抛光形成贯穿孔(也称为通孔)。然后，在该贯穿孔中通过蒸发沉积法或镀敷法形成布线，以连接形成在各半导体衬底上的集成电路。

像这样在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间，这成为产率降低的原因。另外，在半导体衬底中形成通孔的工序或从背面进行抛光的工序中，产生灰尘，这导致集成电路的缺陷。另外，由于层叠有半导体衬底，所以通过层叠半导体而形成的半导体集成电路变厚，机械柔软性低。

发明内容

本发明的目的在于提高通过层叠半导体而形成的集成电路的产率。另外，本发明的目的还在于谋求通过层叠半导体而形成的集成电路的薄型化，并提出具有机械柔软性的半导体集成电路的制造方法。

本发明的要点如下：在多个衬底上形成剥离层，并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后，从衬底剥离具有半导体元件的层并层叠它们，并通过使用具有导电性的材料填充开口部形成贯穿布线，以制造半导体集成电路。此外，在本说明书中，开口部是通过贯穿具有半导体元件的层而形成的。另外，开口部的侧面或位于开口部下的具有半导体元件的层的一部分具有导电性。另外，形成贯穿布线(也只称为布线)指的是如下处理：使用具有导电性的材料填充开口部来电连接形成在上层及下层中的具有半导体元件的层。

本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层并将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。

另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层并使开口部大致一致地将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。

另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层；以及在通过在开口部中形成布线电连接形成在下层中的元件形成层和贴合在上层中的元件形成层的同时，将第二至第n元件形成层贴合在第一元件形成层上。