[发明专利]串行数据接收器电路装置和串行数据接收方法

权利要求书

1.一种串行数据接收器电路装置，其被配置为接收包括以第一位长度定界的通信数据的串行数据，以及以所述第一位长度定界的控制数据，所述电路装置包括：

串行/并行转换器电路，接收串行数据，并且将所述串行数据转换为具有小于所述第一位长度的第二位长度的并行数据；

数据保存电路，包括多个寄存器，所述寄存器的位宽度基本上等于所述第二位长度，所述数据保存电路按照输入数据的顺序保存由所述串行/并行转换器电路转换的多个并行数据；

检测器电路，检测所述数据保存电路中存储的数据中包括的控制数据，并且检测接收到的串行数据中的定界符位置；

检测位置保存电路，基于关于从所述检测器电路的检测结果获得的所述数据定界符位置的信息，生成用于选择所述数据保存电路中存储的并行数据中包括的数据的选择信号，其中从所述数据定界符位置开始以所述第二位长度为单位选择数据；以及

选择器电路，基于所述检测位置保存电路生成的所述选择信号，从所述数据保存电路中存储的数据中以所述第二位长度为单位选择数据，其中基于检测到的定界符位置来选择数据。

2.根据权利要求1所述的串行数据接收器电路装置，其中

所述检测器电路包括多个比较器电路，所述比较器电路的数目基本上等于所述第二位长度，其比较输入到所述检测器电路中的具有所述第一位长度的并行数据的位模式和控制数据的特定位模式，所述多个比较器电路中的每一个以所述第一位长度为单位接收所述数据保存电路中存储的进入数据，并且使其彼此均偏移一位，以及

每个比较器电路通过确定具有所述第一位长度的输入数据是否与所述特定位模式匹配来检测所述进入数据中的定界符位置。

3.根据权利要求1所述的串行数据接收器电路装置，其中

在所述多个寄存器中，所述数据保存电路包括用于存储来自所述串行/并行转换器电路的数据的第一寄存器，以及用于存储所述第一寄存器中存储的数据的第二寄存器，以及

所述检测位置保存电路基于关于从所述检测器电路的检测结果获得的数据定界符位置的信息，确定使得所述选择器电路能够以所述第二位长度为单位从所述第一和第二寄存器中存储的数据中选择在检测到所述特定位模式的控制数据之后接收的数据的时间，并且生成用于由所述选择器电路在所确定的时间从所述数据定界符位置开始以所述第二位长度为单位选择数据的选择信号。

4.根据权利要求1所述的串行数据接收器电路装置，进一步包括：

时钟转移缓冲器，由所述选择器电路选择的具有所述第二位长度的数据与第一时钟同步地写入到所述时钟转移缓冲器中，并且与第二时钟同步地以所述第一位长度为单位从所述时钟转移缓冲器读取所写入的数据，所述第一时钟与串行数据的传送时钟同步，所述串行数据接收器电路装置中的内部电路通过所述第二时钟操作；

读取控制器电路，生成与所述第一时钟同步的第一控制信号以将所选择的具有所述第二位长度的数据写入所述时钟转移缓冲器，并且通过使用所述第一控制信号控制将所选择的具有所述第二位长度的数据写入所述时钟转移缓冲器；

同步器电路，通过使所述写入控制器电路生成的所述第一控制信号与所述第二时钟同步来生成第二控制信号；以及

读取控制器电路，使用通过所述同步器电路与所述第二时钟同步的所述第二控制信号来生成第三控制信号，所述第三控制信号用于与所述第二时钟同步地以所述第一位长度为单位读取被写入所述时钟转移缓冲器的数据。

5.根据权利要求4所述的串行数据接收器电路装置，进一步包括：

写入时序控制器电路，基于关于从所述检测器电路的检测结果获得的数据定界符位置的信息，确定使得所述选择器电路能够以所述第二位长度为单位选择在检测到包括所述特定位模式的控制数据之后接收的数据的时间，并且基于关于所确定的时间的信息生成写入时序控制信号以发起从所述数据定界符位置开始将数据写入所述时钟转移缓冲器，其中所选择的数据是进入数据；

其中

所述写入控制器电路通过使用所述写入时序控制器电路生成的所述写入时序控制信号来生成所述第一控制信号。