[发明专利]MOS器件制备方法

说明书

技术领域

本发明涉及集成电路中半导体器件的制备方法，具体涉及MOS器件中源/漏掺杂区的形成方法，属于半导体制造技术领域。

背景技术

根据摩尔定律和等比例缩小原则，随着半导体集成电路的规模越来越大，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸越来越小，现在已经缩小到亚微米和深亚微米的范围。为了与其它电路相容，电源电压并不能够随其器件尺寸按比例下降，因此，器件的横向(沟道方向)和垂直方向(垂直沟道方向)的电场强度会明显增强。在强电场的作用下，载流子的能量会大大提高，使其平均能量大大超过热能量kT，即等效载流子温度T_e将超过环境(晶格)温度T_A，这时的载流子称为热载流子。由于热载流子的存在，会产生一系列的热载流子效应，其中最重要的一个是热载流子注入(Hot-carrier injection，HCI)引起MOS器件性能的退化。

对于亚微米器件，现有技术的半导体集成电路器件制造工艺中，为了实现对HCI可靠性的控制，公认的方法是采用轻掺杂漏(Lightly Doped Drain，LDD)结构来减弱靠近漏端的电场强度，利用减小LDD离子注入的剂量和增大LDD离子注入能量，获得较深LDD结，减小横向电场强度，从而减少HCI的发生概率，以提高MOS器件，特别是NMOS器件对HCI的可靠性。

现有技术常规且简单的制备LDD结构的方法是：在源/漏掺杂以及多晶硅侧墙形成之前，进行LDD轻掺杂离子注入。该方法需两块掩膜版、进行两次光刻分别完成LDD轻掺杂离子注入和源/漏区域的离子注入，具有较高的成本，且两次光刻过程易引入较多的工艺误差，对于小尺寸半导体器件的性能具有较大影响。

发明内容

本发明要解决的技术问题是：提供一种MOS器件制备方法，仅适用一块掩膜版、一次光刻完成LDD离子注入和源/漏区域的离子注入，进一步减少HCI的发生概率，提高器件性能。

为解决上述技术问题，本发明提供的MOS器件制备方法采用同一掩膜版实现源/漏区域的离子注入和LDD离子注入，其中，源/漏区域的离子注入先于LDD离子注入完成，源/漏区域的离子注入同时以多晶硅栅侧墙作为掩膜。

进一步的，本发明提供的MOS器件制备方法包括以下步骤：

(1)提供一半导体衬底，以STI定义有源器件区域并进行阱区离子注入；

(2)制备多晶硅栅及第一侧墙；

(3)旋涂光刻胶，并图形化暴露出需进行离子注入的区域；

(4)进行源/漏区域的离子注入；

(5)去除第一侧墙，并进行LDD离子注入；

(6)去除光刻胶，制备多晶硅栅第二侧墙。

进一步的，第一侧墙包括第二氧化层、第二阻挡层和第三氧化层，步骤(2)具体包括以下步骤：

(201)依次沉积栅氧化层、多晶硅层，并刻蚀形成多晶硅栅；

(202)快速热氧化形成第一氧化层；

(203)依次沉积第二氧化层、阻挡层；

(204)形成多晶硅栅第一侧墙。

进一步的，阻挡层为二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构。

进一步的，阻挡层的刻蚀速率远小于多晶硅栅第一侧墙的刻蚀速率。

进一步的，第二氧化层厚度为阻挡层厚度为

进一步的，阱区离子注入为第一半导体类型的离子注入；源/漏区域的离子注入为第二半导体类型的高浓度离子注入；LDD离子注入为第二半导体类型的轻掺杂离子注入。

可选的，第一半导体类型为N型，第二半导体类型为P型。

可选的，第一半导体类型为P型，第二半导体类型为N型。

本发明的技术效果是，MOS器件源/漏区域的离子注入与LDD离子注入共用一块掩膜版、进行一次光刻完成，具有较低的工艺成本和更简单的工艺步骤，且不引入额外的高温退火等工艺，对多晶硅栅侧墙具有较低的敏感度，能够同时进行对源/漏区域的优化设计，与标准CMOS工艺及逻辑器件制备的源/漏掺杂区轮廓非常近似，能够有效降低热载流子效应(HCI)，并防止栅致漏极泄漏(Gate-induced Drain Leakage，GIDL)的发生，进一步保证MOS器件的稳定性和可靠性。

附图说明

图1为本发明提供的MOS器件制备方法步骤流程图；

图2为本发明提供的MOS器件制备方法步骤S2具体步骤流程图；

图3～图11为本发明提供的MOS器件制备方法各步骤剖面结构示意图。