[发明专利]集成电路元件及其制造方法

说明书

技术领域

本发明大致是与制造集成电路领域相关，且特别是有关于集成电路，以及制造此集成电路的方法。

背景技术

半导体集成电路(IC)产业一直享有快速成长，在IC演进的历史上，功能性密度(亦即，每一芯片面积上内连元件的数目)随着几何尺寸(亦即，使用一制程所能创造出来的最小元件(或线))的缩减而增加。此缩减处理一般可通过提高制造效率和降低相关费用来增加其效益。然而，这类缩减处理也增加了IC处理与制造上的复杂度，为了实现上述的演进，必须对IC制造进行类似的研发。

举例来说，当可通过多种技术来缩减诸如金氧半导体场效晶体管(MOSFETs)的类的半导体元件尺寸时，可使用磊晶半导体材料来实现有应力的源极/漏极特征，借以提高载子迁移力并改善元件效能。制造MOSFET的步骤包括磊晶生长一硅层在一n-型元件的源极与漏极区域中，以及磊晶生长一硅锗层在一p-型元件的源极与漏极区域中。此种方式又被称为双磊晶制程(dual-epiprocess)。在双磊晶制程之前，例如，在形成Si磊晶层和SiG磊晶层之前，可使用习知技术分别为n-型与p-型元件来形成轻度掺杂的源极与漏极区域。虽然目前用来形成IC元件的LDD区域的技术对所欲达成的目的而言已足够，但尚无法满足各方面的要求。

发明内容

本发明提供多种不同的实施方式。依据本发明最广的实施方式，提供一种集成电路元件的制造方法。此方法包括提供一基板；形成一栅极结构在该基板上；形成一磊晶层在该基板的一源极与漏极区，且该源极与漏极区有该栅极结构插入其中：和待形成该磊晶层后，形成一轻度掺杂的源极与漏极(lightly doped source and drain，LDD)特征在该源极与漏极区中。

依据本发明另一较广的实施方式，提供一种集成电路元件的制造方法。此方法包括形成一第一栅极结构和一第二栅极结构在一基板上；形成一第一材料的一磊晶层在该基板的一源极与漏极区，且该源极与漏极区有该第一栅极结构插入其中；形成一第二材料的一磊晶层在该基板的另一源极与漏极区，且该另一源极与漏极区有该第二栅极结构插入其中；和待形成该些磊晶层后，形成一个以上的LDD特征在该些源极与漏极区中。

依据本发明另一较广的实施方式，提供一种集成电路元件，包含：一基板；一栅极堆叠，位在该基板上，且该栅极结构插设在该基板的一源极与漏极区中；一个以上的间隔物，设在该栅极堆叠的侧壁上；一磊晶层，位在该基板的该源极与漏极区中，该磊晶层是与该些间隔物的一边缘对齐；一轻度掺杂的源极与漏极(LDD)特征，设在该基板的源极与漏极区中，且该LDD特征是与该些间隔物相邻；和一重度掺杂的源极与漏极(HDD)特征，设在该基板的源极与漏极区中，且该HDD特征是远离该些间隔物的该边缘。

附图说明

可通过下附详细说明与附图而更加了解所揭示内容。依据一般产业的标准操作，各种特征并未成比例地绘示。事实上，为了方便讨论，各种特征尺寸可任意地增加或缩减。

图1是用来制造本揭示内容一集成电路元件的方法流程图；

图2-5是依据图1的方法一集成电路元件在各制造阶段的各截面示意图。

在不同的特征中所对应的数字和符号，除非另有注记，一般而言视为对应部份。所绘示的特征清楚地标明了具体实施方式的相关态样，且其并不一定依比例绘制。

【主要附图标记说明】

100方法

102、104、106、108、110步骤

200半导体元件

210基板

212隔离区

220、221栅极结构

222栅极介电层

224闸电极层

226硬遮罩层

228间隔物

230、232磊晶层

234假间隔物

236、238高度掺杂的源极/漏极(HDD)

具体实施方式

本发明大致是有关集成电路元件和制造此集成电路元件的方法，更特定是有关形成具有轻度掺杂的源极与漏极(LDD)特征的电路元件的方法。

下述揭示内容提供多种不同实施方式或实施例。为简化揭示内容，以下仅提供特定元件与配置方式的实例，当然，本发明并不仅限于这些实例。此外，当说明中指出第一特征系形成在第二特征的上方时，代表此第一、第二特征间彼此直接接触，也涵盖有其它特征形成在此第一、第二特征之间，使得此第一、第二特征间彼此并不直接接触。此外，在各实例中也可能重复使用相同的元件符号和/或字母。这些重复的目的仅在便于以简洁、清晰的方式表达所讨论各实施方式或组态，并不必然代表其间存在有相关关系。