[发明专利]半导体存储装置、存储系统及其编程方法

说明书

相关申请的交叉引用

本申请根据35 U.S.C.§119(a)要求于2010年10月29日向韩国知识产权局提交的韩国专利申请No.10-2010-0106842的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体上涉及一种半导体电路，更具体而言涉及一种半导体存储器、存储系统及其编程方法。

背景技术

半导体电路、例如半导体存储装置包括用于修复单比特故障的熔丝元件。这样的熔丝元件被称为反熔丝，其在现有技术中是常见的。

反熔丝在其正常状态下从电开路状态经由编程操作电短路，或反过来操作，由此对单比特故障进行修复。

可以针对在存储模块被配置用于实际使用之前已经发生故障的存储芯片执行这样的熔丝编程。

常见的半导体电路的问题在于，一旦存储模块被配置具有多个半导体存储器，则不可能选择已经发生故障的特定的存储芯片并执行关于所选择的芯片的熔丝编程。

发明内容

因此，需要一种可以克服上述问题的改进半导体电路。但是应理解的是，本发明的一些方面并不一定在于克服所述问题。

在以下的描述中，某些方面和实施例将变得清楚。应当理解的是，这些方面和实施例仅是示例性的，并且广义上而言，可以在不具备这些方面和实施例中的一个或更多个特征的条件下来实施本发明。

在一个示例性的实施例中，一种半导体存储装置包括：核心块，所述核心块被配置为接收并储存外部输入数据；控制单元，所述控制单元被配置为当外部输入数据具有预定值时响应于测试模式信号和命令来激活控制信号；以及熔丝电路，所述熔丝电路被配置为当控制信号被激活时执行熔丝编程。

在另一个示例性的实施例中，一种存储系统包括：存储模块，所述存储模块包括多个半导体存储器，并且被配置为根据外部输入数据来执行关于所述多个半导体存储器的选择性熔丝编程操作；以及存储控制器，所述存储控制器被配置为将用于熔丝编程操作的命令提供给存储模块，并选择性地将具有预定值的数据提供给所述多个半导体存储器。

在另一个示例性的实施例中，一种包括存储控制器以及具有多个半导体存储器的存储模块的存储系统的编程方法包括如下步骤：测试在所述多个半导体存储器中是否发生故障；并且根据对是否发生故障进行测试所获得的结   果而通过存储控制器来选择性地对所述多个半导体存储器进行编程。

附图说明

包含于此并构成说明书一部分的附图示出与本发明一致的各个实施例，并且与说明书一起用于解释本发明的原理。

图1是示出根据本发明的一个示例性实施例的存储系统的配置的方框图；

图2是示出图1所示的半导体存储装置的配置的方框图；并且

图3是根据本发明的一个示例性实施例的存储系统的编程方法的时序图。

具体实施方式

现在将具体参考符合本公开的示例性实施方式，附图中图示了本公开的例子。只要可能，将在全部附图中使用相同的附图标记来表示相同或相似的部分。

图1是示出根据本发明的一个示例性实施例的存储系统的配置的方框图。参见图1，根据本发明的一个示例性实施例的存储系统100包括存储模块200以及存储控制器300，诸如中央处理单元(CPU)。

存储模块200可以包括多个半导体存储装置DRAM0至DRAM7。

存储模块200的所述多个半导体存储装置DRAM0至DRAM7可以被配置为响应于外部命令而根据测试模式期间所输入的数据值来执行熔丝编程操作。

存储控制器300可以被配置为选择性地将具有预定值的数据输入至所述多个半导体存储装置DRAM0至DRAM7，并提供用于熔丝编程操作的外部命令CMD。

存储控制器300以及存储模块200的所述多个半导体存储装置DRAM0至DRAM7可以独立地使用数据通道DRAM0DQ<0:15>至DRAM7_DQ<0:15>并共用命令/地址通道CMD/ADD。

图2是示出图1所示的半导体存储装置的配置的方框图。参见图2，半导体存储装置DRAM0包括数据输入单元201、核心块230、译码器240、控制单元250以及熔丝电路260。

数据输入单元201可以被配置为将外部输入数据处理成可储存的形式。

数据输入单元201可以包括多个缓冲器BF、锁存部210和串行化部220。