[发明专利]基板处理方法

说明书

技术领域

本发明涉及一种对基板进行处理的基板处理方法。

背景技术

在半导体器件的制造中，作为用于在作为被处理基板的半导体晶圆(下面简称为“晶圆”)上形成电路图案的图案形成技术而使用光刻法。在使用光刻法来形成电路图案时，通过以下过程来形成电路图案：在晶圆上涂覆抗蚀液来形成抗蚀剂膜，对该抗蚀剂膜照射光并以与电路图案对应的方式对抗蚀剂膜进行曝光之后，对曝光后的抗蚀剂膜进行显影处理。

近来，基于动作速度的提高等观点，半导体器件具有高集成化的趋势，因此在使用光刻法的图案形成技术中，形成于晶圆上的电路图案要求微细化。因此，以往以来不断使用于曝光的光短波长化，但是，现状是无法充分应对小于45nm节点的超微细的半导体器件。

因此，作为能够应对小于45nm节点的超微细的半导体器件的图案形成技术，提出了一种技术即在形成一层图案时通过光刻法来多次进行图案形成(例如专利文献1)。其中，将进行两次图案形成处理的技术称为双重图案形成(double patterning)。

另外，作为双重图案形成技术之一，存在LLE(光刻-光刻-蚀刻：Lithography Lithography Etching)。LLE为以下技术：进行第一次图案形成处理来形成第一次抗蚀图案，进行第二次图案形成处理来形成第二次抗蚀图案，将第一次和第二次抗蚀图案作为掩模来进行蚀刻。

专利文献1：日本特开平7-147219号公报

然而，上述那样在通过LLE进行双重图案形成来形成抗蚀图案的情况下，存在以下那样的问题。

在进行一次图案形成处理的一般的单一图案形成(singlepattern)中，为了降低通过进行图案形成处理而形成的抗蚀图案的线宽CD(Critical Dimension：临界尺寸)在晶圆之间或者晶圆面内的偏差，需要调整或者校正图案形成处理中的处理条件。

另一方面，在通过LLE进行的双重图案形成中，通过进行第一次图案形成处理来形成第一次抗蚀图案(第一抗蚀图案)，接着通过进行第二次图案形成处理来形成第二次抗蚀图案(第二抗蚀图案)。为了降低第一抗蚀图案的线宽CD在晶圆之间或者晶圆面内的偏差，需要调整或者校正第一次图案形成处理中的处理条件。另外，为了降低第二抗蚀图案的线宽CD的晶圆之间或者晶圆面内的偏差，需要调整或者校正第二次图案形成处理中的处理条件。

然而，在进行上述例如小于45nm节点的超微细的图案形成的情况下，仅调整或者校正第一次图案形成处理中的处理条件，无法降低第一抗蚀图案的线宽CD在晶圆之间或者晶圆面内的偏差。另外，仅调整或者校正第二次图案形成处理中的处理条件，无法降低第二抗蚀图案的线宽CD在晶圆之间或者晶圆面内的偏差。

发明内容

本发明是鉴于上述点而做成的，提供一种在通过LLE进行双重图案形成来形成微细的抗蚀图案时能够降低基板之间和基板面内的第一次和第二次抗蚀图案的线宽的偏差的基板处理方法。

为了解决上述问题，本发明的特征在于采取以下说明的方法。

根据本发明的一个实施例，提供一种基板处理方法，在对基板进行处理的基板处理方法中，具有以下工序：第一处理工序，通过对形成有第一抗蚀剂膜的上述基板进行曝光，对曝光后的上述基板进行加热处理，对加热处理后的上述基板进行显影处理来形成第一抗蚀图案；以及第二处理工序，在形成有上述第一抗蚀图案的上述基板上形成第二抗蚀剂膜，对形成有上述第二抗蚀剂膜的上述基板进行曝光，对曝光后的上述基板进行加热处理，对加热处理后的上述基板进行显影处理，由此形成第二抗蚀图案，其中，在对一个基板进行上述第二处理工序之后，对形成于上述一个基板上的上述第二抗蚀图案的线宽进行测量，根据所测量的上述第二抗蚀图案的线宽的测量值来校正上述第一处理工序的第一处理条件，在校正后的上述第一处理条件下对其它基板进行上述第一处理工序，对形成于上述一个基板上的上述第一抗蚀图案的线宽进行测量，根据所测量的上述第一抗蚀图案的线宽的测量值来校正上述第二处理工序的第二处理条件，在校正后的上述第二处理条件下对上述其它基板进行上述第二处理工序。

根据本发明，在通过LLE进行双重图案形成来形成微细的抗蚀图案时，能够降低基板之间以及基板面内的第一次和第二次抗蚀图案的线宽的偏差。

附图说明

图1是表示第一实施方式的基板处理系统的结构的概略立体图。

图2是表示第一实施方式的基板处理系统的DEV层部分的概略俯视图。

图3是表示第一实施方式的基板处理系统的概略的侧视图。

图4是表示DEV层的布局的立体图。