[发明专利]半导体装置用引线框及其制造方法

说明书

技术领域

本发明涉及一种层叠有多个镀层的半导体装置用引线框（lead frame），特别是涉及一种提高镀层彼此的密合性的技术。

背景技术

作为与LED、LSI等半导体元件的电连接用部件，使用有由金属板体构成的引线框。在该引线框中，半导体元件通过引线接合进行电连接。而且，使用引线框并与该半导体元件一起以树脂密封的状态进行产品化，使用焊料等与半导体装置的基板等接合。

在半导体装置的制造工序中，谋求良好的引线接合性、焊接性。为了确保这些特性，有时在引线框等电连接部件中配设各种贵金属镀层。但是，有时镀层产生剥离，必须注意。即，一旦配设的镀层产生剥离，导电基材或底镀层会发生腐蚀或氧化等化学变化，成为引线接合性、焊接性恶化的原因。因此，为了不使配设的镀层发生剥离，而谋求镀层具有优良的密合性。

作为该问题的对策，如图6（a）的剖面图所示，公知有如下技术，即，在构成导体基材300上依次形成有镍底镀层301和银最表面镀层303的引线框的情况下，在底镀层301和最表面镀层303之间作为中间镀层302夹设有铜镀层，确保底镀层301与最表面镀层303的密合性。这是由于因存在与镍和银双方相互固溶的铜，使铜相互扩散而欲提高密合性的缘故。

此外，如图6（b）的剖面图所示，作为半导体装置用引线框，公知有在导体基材400上依次形成镍底镀层401、钯或钯合金中间镀层402、金最表面镀层403这些镀敷覆膜的构成。在该构成中，通过在底镀层401和最表面镀层403之间利用中间镀层402，也会确保镀层彼此优良的密合性，实现良好的引线接合性及焊接性的发挥。

现有技术文献

专利文献

专利文献1：WO2007／119522号公报

专利文献2：专利3998703号公报。

在此，在对引线框形成由银构成的最表面镀层的情况下，存在以下问题。

如在导体基材501上依次形成底镀层501、最表面镀层503的图7（a）所示，大气中的氧侵入最表面镀层503的银中。因此，底镀层501的镀敷氧化，在与最表面镀层503的界面附近形成氧化物膜501a。由于存在氧化物膜501a，从而最表面镀层503和底镀层501的界面中相互的密合性减弱，有时会使两镀层501、503相互产生剥离。

此外，在如图6（a）所示的构成中，接着如图7（b）所示，使中间镀层602中的铜在层的厚度方向上扩散。当这样的铜扩散到最表面镀层603且到达其最表面时，铜与大气中的氧成分发生反应而被氧化，形成氧化膜603a。形成的氧化膜603a除降低引线接合性及焊接性之外，还成为使接触电阻增大的原因。

为了解决该问题，当要减薄中间镀层602的膜厚以抑制铜的扩散时，会使中间镀层602的膜厚不足，在该中间镀层602产生孔。而且，能产生通过该孔而诱发导体基材600及底镀层601腐蚀及氧化的问题。

另一方面，如图6（b）所示，作为最表面镀层403也有时利用金。由于金是非常稳定的贵金属，耐腐蚀性优良，所以当将其用于最表面镀层时，可得到良好的引线接合性及焊接性。但是，由于金是昂贵的贵金属，所以若将其镀敷的膜厚变厚，则需要非常花费成本。此外，相反，当减薄镀敷膜厚以欲实现成本的削减等时，会在形成最表面镀层403的镀金覆膜产生孔，有时通过该孔造成大气中的氧成分或水分的侵入，引起导体基材400及底镀层401的腐蚀、氧化。

进而，作为与引线框的制造工序有关的问题，需要用于分别形成底镀层、中间镀层、最表面镀层等的各镀层形成工序，制造效率降低。此外，为了准备进行规定的镀敷处理的设备及装置，需要很多的制造成本。

发明内容

本发明是鉴于以上问题而做出的，其目的在于，在半导体装置用引线框及其制造方法中，提高层叠多个镀层的情况下的镀层彼此的密合性，抑制半导体装置的制造工序中的引线接合性的下降及安装时的焊接性恶化，并且实现制造成本的有效削减。

为了解决上述问题，本发明的半导体装置用引线框采用如下的构成，即，在导体基材上施加底镀层，该底镀层隔着具有金属键合性的有机覆膜与最表面镀层层叠。

在此，还可以是，由贵金属构成底镀层或者底镀层和最表面镀层双方。

此外，还可以采用如下的构成，即，所述有机覆膜由分子结构中具有两个以上的极性基的有机分子构成，以与构成底镀层的金属键合的状态覆盖底镀层。

此外，还可以采用如下的构成，即，所述有机覆膜通过自组织化（self-assemble）的有机分子构成，该有机分子在两末端具有金属键合性的官能团。