[发明专利]半导体存储器装置

说明书

相关申请的交叉引用

本申请基于并要求在2010年2月16日提交的日本专利申请2010-031797和2010年9月14日提交的日本专利申请2010-206116的优先权，通过引用将其全部内容并入到这里。

技术领域

本发明描述的实施例一般而言涉及半导体存储器装置。

背景技术

由于作为半导体存储器芯片的一种类型的NAND型闪速存储器(称为NAND存储器)的容量增加，近年来使用半导体存储器芯片的半导体存储器装置被广泛应用。在写入NAND存储器时，在写入之前需要擦除NAND存储器。以诸如单位为512KB的块进行对NAND存储器的擦除。这显著大于4KB，而4KB是在根据来自主机的请求进行写入时比较经常地使用的数据尺寸，主机是半导体存储器装置的主机装置。4KB的尺寸对应于例如页的尺寸，页是比块小的单位。如果每次在写入数据之前都进行擦除，对于以4KB页为单位的写入而言，进行以512KB块为单位的擦除。

同时，存在作为半导体存储器芯片的特性的为NAND存储器的擦除次数设定的上限，因此，从可靠性的观点，不希望超过该上限。在现有技术中，使用例如已被长期应用于文件系统和数据库的日志结构(log-structure)来控制擦除次数。在该技术中，不考虑主机指定的逻辑块地址(LBA)，以页的顺序依次以4KB页为单位在已擦除的块中写入数据，存储指示出数据被写入的物理存储位置的物理地址(PA)与逻辑块地址的关联(association)，并使用该地址关联而读取数据。这样的系统被称为日志结构方法。

可以进行用于将不同的数据写入到同一逻辑块地址的多个请求。这些不同的数据基本上被写入不同的页中。在其中写入旧数据(称为无效数据)的页变为无效，而在其中写入新数据(称为有效数据)的页变为有效。当无效数据的量增加时，可以实现写入的NAND存储器的容量(称为可实现的容量)逐渐减小。当在其中可以写入数据的新的已擦除的块(即，在其擦除后在其中尚未写入数据的块(称为空闲块))不再被保留时，写入变得不可能。为了避免这一点，半导体存储器装置收集在包含无效数据的块中的有效数据，将所收集的有效数据重新重写入空闲块中以将有效数据移动到该空闲块中，擦除作为仅包含无效数据的块的从其移出了有效数据的块，并进行垃圾收集(garbage collection)以重新产生空闲块。在使用日志结构方法的NAND存储器中进行的垃圾收集被特别地称为压缩。在半导体存储器装置中，通过进行压缩，不可写入的块再次变为可以写入，这允许保留空闲块。

在现有技术中，当空闲块耗尽时或在空闲块耗尽之前的即刻进行压缩。然而，当进行压缩时，由于有效数据的读取和写入，NAND存储器的带宽被挤压，这导致对来自主机的数据写入请求的响应速度的显著降低。

发明内容

本发明的目的是提供一种半导体存储器装置，其能够在日志结构方法中进行垃圾收集而不显著降低对来自主机的数据写入请求的响应速度。

根据一个实施例，一种半导体存储器装置包括：半导体存储器芯片，其具有多个存储区；第一写入控制单元，其被配置为从信息处理装置接收用于写入与逻辑块地址相关联的第一数据的请求，并进行在所述半导体存储器芯片的所述存储区当中的已擦除的存储区中的未写入位置中写入所述第一数据的第一写入；第一存储单元，其被配置为在其中存储关联信息，所述关联信息表示指示出所述第一数据被写入的位置的物理地址和与所述第一数据相关联的所述逻辑块地址之间的关联；第二写入控制单元，其被配置为接收用于写入与已经写入的第二数据关联于相同的逻辑块地址的第三数据的请求，并在所述半导体存储器芯片的所述存储区当中的数据已经被擦除的已擦除的存储区中的未写入位置中写入所述第三数据；第一更新单元，其被配置为当所述第二写入控制单元写入所述第三数据时将所述关联信息更新为指示出所述逻辑块地址和用于所述第三数据的物理地址之间的关联的关联信息；第三写入控制单元，其被配置为通过进行将第四数据写入被擦除的另一存储区中的第二写入而进行垃圾收集，所述第四数据不是无效的并在所述半导体存储器芯片的先前写入了所述第二数据的存储区中；以及频率调整单元，其被配置为根据预先设定的比率而调整响应于来自所述信息处理装置的请求的所述第一写入的频率和用于所述垃圾收集的所述第二写入的频率。

根据具有上述配置的半导体存储器装置，可以进行在日志结构方法中的垃圾收集而不显著降低对来自主机的数据写入请求的响应速度。

附图说明

图1为示例出根据实施例的半导体存储器装置50的硬件配置的图；

图2为示例出如何随时间写入写目标数据的图；

图3为用于描述压缩的概念图；