[发明专利]CMOS器件及其形成方法

说明书

技术领域

本发明涉及集成电路制造工艺，特别涉及一种CMOS器件及其形成方法。

背景技术

金属氧化半导体晶体管(Metal-Oxide-Semiconductor Transistor，MOS)因其耗电量非常小，并且适合高密度的集成制造等诸多优点，成为现今半导体工艺中，最重要而且应用最广泛的一种基本的电子元件。在过去的十几年之间，利用缩减金属氧化半导体晶体管尺寸的方式，借以持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为了进一步提升晶体管的效能，常利用增进晶体管通道的应力以改善载流子迁移率。

此外，对于互补型金属氧化半导体晶体管(CMOS)，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管而言，通常在NMOS晶体管上沉积一层张应力(Tensile Strain)膜，以增加电子的迁移率；而在PMOS晶体管上沉积一层压应力(Compressive Strain)膜，以增加空穴的迁移率。

在现有的CMOS器件的形成方法中，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管，首先，沉积张应力膜层，所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管；其次，去除所述PMOS晶体管上的张应力膜层；接着，沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管(即所述压应力膜层位于所述NMOS晶体管上的张应力膜层之上)；最后，去除所述NMOS晶体管上的压应力膜层。

为了提高现有的CMOS器件的形成方法所形成的CMOS器件的特性，所述CMOS器件的形成方法需要进一步地改进。

发明内容

本发明的目的在于提供一种CMOS器件及其形成方法，以进一步改进CMOS器件的特性。

为解决上述技术问题，本发明提供一种CMOS器件的形成方法，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管，包括：在所述PMOS晶体管的源极区和漏极区中形成锗硅层；在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成镍硅层；沉积张应力膜层，所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管；去除所述PMOS晶体管上的张应力膜层；对剩余的所述张应力膜层进行紫外线固化工艺；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管；去除所述NMOS晶体管上的压应力膜层。

可选的，在所述的CMOS器件的形成方法中，所述镍硅层是利用自对准工艺形成的。

可选的，在所述的CMOS器件的形成方法中，所述张应力膜层的材料为氮化硅。

可选的，在所述的CMOS器件的形成方法中，所述张应力膜层的厚度为300埃～700埃。

可选的，在所述的CMOS器件的形成方法中，在温度为300℃～600℃的反应腔室内沉积张应力膜层。

可选的，在所述的CMOS器件的形成方法中，所述紫外线固化工艺的工艺时间为5min～15min。

可选的，在所述的CMOS器件的形成方法中，所述紫外线固化工艺的紫外光源的波长为150nm～380nm。

可选的，在所述的CMOS器件的形成方法中，通过对剩余的所述张应力膜层进行紫外线固化工艺，使得所述张应力膜层的应力强度提高600MPa～1000MPa。

可选的，在所述的CMOS器件的形成方法中，所述压应力膜层的材料为氮化硅。

可选的，在所述的CMOS器件的形成方法中，所述压应力膜层的厚度为400埃～800埃。

可选的，在所述的CMOS器件的形成方法中，在温度为300℃～600℃的反应腔室内沉积压应力膜层。

本发明还提供一种如前述方法所形成的CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管，在所述PMOS晶体管的源极区和漏极区中形成有锗硅层；在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成有镍硅层；所述NMOS晶体管上覆盖有经紫外线固化的张应力膜层；所述PMOS晶体管上覆盖有压应力膜层。

可选的，在所述的CMOS器件中，所述张应力膜层的厚度为300埃～700埃。

可选的，在所述的CMOS器件中，所述压应力膜层的厚度为400埃～800埃。

在本发明提供的CMOS器件及其形成方法中，所述CMOS器件的特性得到了如下一些的改进：