[发明专利]半导体组件及具有该半导体组件的半导体封装结构

说明书

技术领域

本发明关于一种半导体组件及一种具有该半导体组件的半导体封装结构，详言之，关于一种具有凸出的导通柱的半导体组件及一种具有该半导体组件的半导体封装结构。

背景技术

参考图1至图13，显示半导体组件的已知半导体工艺的示意图。参考图1，提供一半导体基板10。该半导体基板10内具有数个硅导通柱11，且每一这些硅导通柱11被一衬层12围绕。参考图2，经由对该半导体基板10进行一薄化工艺，显露这些硅导通柱11及这些衬层12，因此这些硅导通柱11及这些衬层12凸出于该半导体基板10的一表面。参考图3，形成一第一隔离膜131于该半导体基板10的表面上。参考图4，移除部分该第一隔离膜131及该衬层12，因此该衬层12的一端与该第一隔离膜131的表面共平面，且这些硅导通柱11凸出于该第一隔离膜131的表面。参考图5，形成一晶种层14于该第一隔离膜131的表面及这些硅导通柱11的显露部分上方。参考图6，形成一第一图案屏蔽151于该晶种层14上方。该第一图案屏蔽151具有数个开口152。每一这些开口152的底部宽于每一这些开口152的顶部。参考图7，形成数个导电组件16于这些开口152内。参考图8，移除该第一图案屏蔽151。参考图9，移除该晶种层14的显露部分。参考图10，形成一第二隔离膜132于这些导电组件16上方及该第一隔离膜131的表面。参考图11，形成一第二图案屏蔽153于该第一隔离膜131上方。参考图12，该第二隔离膜132被图案化，并移除该第二图案屏蔽153。参考图13，形成一金属层17于这些导电组件16上。该金属层17由一金属或一合金(例如镍、金锡合金、金或类似物)所制成，并使用无电电镀技术制成。

发明内容

本发明提供一半导体组件，其包括一半导体基板、一第二表面钝化层(Passivation)、一导通柱(Conductive Via)、一阻绝层及一导电组件。该半导体基板具有一第一表面及一第二表面。该第二表面钝化层位于该半导体基板的第二表面。该导通柱位于该半导体基板内，并具有一顶面，该阻绝层围绕该导通柱，其中该导通柱及该阻绝层凸出于该第二表面钝化层，且该导通柱的顶面大致与该阻绝层的一阻绝层顶面共平面。该导电组件覆盖该导通柱的顶面及该阻绝层顶面。

在本发明中，该导通柱的顶端被该导电组件(例如，一保护盖)覆盖。因此，该导电组件能保护该顶端不受伤害。再者，该导电组件的尺寸较该导通柱大，因此易于进行一探针测试工艺。

本发明另提供一种半导体组件，其包括：一半导体基板、一第二表面钝化层、一导通柱及一保护盖。该半导体基板具有一第一表面及一第二表面。该第二表面钝化层位于该半导体基板的第二表面。该导通柱位于该半导体基板内，且具有凸出于该第二表面钝化层的一凸出部，该凸出部具有一顶面及一侧面，其中除了该凸出部的顶面及侧面，该导通柱被一阻绝层围绕。该保护盖直接形成于该导通柱的凸出部上，其中该保护盖于该导通柱的凸出部的顶面及侧面上的厚度大致均一，且该厚度至少约2μm。

本发明另提供一种半导体封装结构，其包括一下基板、一半导体组件、一上半导体组件及一封胶材料。该半导体组件位于该下基板上，且包括一半导体基板、一第二表面钝化层、一导通柱、一阻绝层及一导电组件。该半导体基板具有一第一表面及一第二表面。该第二表面钝化层位于该半导体基板的第二表面。该导通柱位于该半导体基板内，且被一阻绝层围绕，该导通柱及该阻绝层凸出于该第二表面钝化层，且该导通柱的一顶面大致与该阻绝层的一阻绝层顶面共平面。该导电组件覆盖该导通柱的顶面及该阻绝层顶面。该上半导体组件位于该半导体组件上，且具有位于该上半导体组件的一表面的至少一上外部连接组件，其中该导电组件接触该上外部连接组件，且该上外部连接组件的位置与该导通柱对齐。该封胶材料包覆该下基板、该半导体组件及该上半导体组件。

附图说明

图1至图13显示半导体组件的已知半导体工艺的示意图；

图14至图31显示本发明半导体封装结构的半导体工艺的第一实施例的示意图；

图32至图34显示本发明半导体封装结构的半导体工艺的第二实施例的示意图；

图35至图36显示本发明半导体封装结构的半导体工艺的第三实施例的示意图；

图37至图43显示本发明半导体封装结构的半导体工艺的第四实施例的示意图；及

图44至图58显示本发明半导体封装结构的半导体工艺的第五实施例的示意图。

具体实施方式