[发明专利]用于记录存储器电路掩膜修正的电路

权利要求书

1.一种用于记录存储器电路掩膜修正的电路，包括：

一掩膜记录模块，包括多个掩膜记录单元，每一掩膜记录单元的电路布局对应于该存储器电路的电路布局的所有掩膜；及

一读取单元，耦接于该掩膜记录模块，用于根据一时序脉冲及一启动信号，读取该掩膜记录模块的对应于该存储器电路的掩膜修正的一信息。

2.如权利要求1所述的电路，其特征在于：该掩膜记录单元具有一第一端，用于接收一第一电压，一第二端，耦接于一地端，及一输出端，耦接于该读取单元。

3.如权利要求1所述的电路，其特征在于该掩膜记录单元包括：

一主动区域(AA)层；

一第一多晶硅层；

一第二多晶硅层；

一第一第零金属(M0)层；

一第二第零金属层；

一第三第零金属层；

一第四第零金属层；

一第五第零金属层；

一第一第一金属(M1)层；

一第二第一金属层；

一第三第一金属层；

一第一第二金属(M2)层；

一第二第二金属层；

一第三第二金属层；

一第四第二金属层；

一第一最上层金属(TM)层；

一第二最上层金属层；

一第一接触插栓(CT)层，耦接于该第一多晶硅层与该第一第零金属层之间；

一第二接触插栓层，耦接于该第一多晶硅层与该第二第零金属层之间；

一第三接触插栓层，耦接于该主动区域层与该第二第零金属层之间；

一第四接触插栓层，耦接于该主动区域层与该第三第零金属层之间；

一第五接触插栓层，耦接于该主动区域层与该第四第零金属层之间；

一第六接触插栓层，耦接于该第二多晶硅层与该第四第零金属层之间；

一第七接触插栓层，耦接于该第二多晶硅层与该第五第零金属层之间；

一第一第零通孔(VIA0)层，耦接于该第一第一金属层与该第一第零金属层之间；

一第二第零通孔层，耦接于该第二第一金属层与该第三第零金属层之间；

一第三第零通孔层，耦接于该第三第一金属层与该第五第零金属层之间；

一第一第一通孔(VIA1)层，耦接于该第二第二金属层与该第一第一金属层之间；

一第二第一通孔层，耦接于该第三第一金属层与该第三第二金属层之间；

一第一第二通孔(VIA2)层，耦接于该第一第二金属层与该第一最上层金属层之间；

一第二第二通孔层，耦接于该第二第二金属层与该第一最上层金属层之间；

一第三第二通孔层，耦接于该第三第二金属层与该第二最上层金属层之间；及

一第四第二通孔层，耦接于该第四第二金属层与该第二最上层金属层之间；

其中该第四第二金属层另耦接于该掩膜记录单元的第二端，该第二第一金属层另耦接于该掩膜记录单元的输出端，及该第一第二金属层另耦接于该掩膜记录单元的第一端。

4.如权利要求3所述的电路，其特征在于该主动区域层是一N+电阻。

5.如权利要求1所述的电路，其特征在于该多个掩膜记录单元的电路布局皆相同。