[发明专利]用于记录存储器电路掩膜修正的电路

说明书

技术领域

本发明是有关于一种记录存储器电路掩膜修正的电路，尤指一种利用掩膜记录单元记录存储器电路内的所有掩膜修正的信息的电路。

背景技术

在现有技术中，当存储器电路的设计者需要记录存储器电路掩膜修正的信息时，通常在存储器电路的电路布局中置入一掩膜记录单元，其包括一些欲记录的掩膜层的电路布局。因此，当存储器电路的掩膜修正时，掩膜记录单元亦一并修正。如此，存储器电路的设计者透过掩膜记录单元便可获得存储器电路掩膜修正的信息。

但是背景技术的掩膜记录单元的电路布局并没有对应于存储器电路内的所有掩膜。因此，当存储器电路修正时，如果掩膜记录单元没有涵盖被修正的掩膜，则存储器电路的设计者必须用其他方式记录被修正的掩膜。所以，背景技术的掩膜记录单元对于存储器电路的设计者而言并非很好的选择。

发明内容

本发明的一实施例提供一种用于记录存储器电路掩膜修正的电路。该电路包括一掩膜记录模块及一读取单元。该掩膜记录模块包括多个掩膜记录单元，每一掩膜记录单元的电路布局对应于该存储器电路的电路布局的所有掩膜；该读取单元是耦接于该掩膜记录模块，用于根据一时序脉冲及一启动信号，读取该掩膜记录模块的对应于该存储器电路的掩膜修正的一信息。该掩膜记录单元具有一第一端，用于接收一第一电压，一第二端，耦接于一地端，及一输出端，耦接于该读取单元。该掩膜记录单元包括：一主动区域(active area，AA)层；一第一多晶硅层；一第二多晶硅层；一第一第零金属(M0)层；一第二第零金属层；一第三第零金属层；一第四第零金属层；一第五第零金属层；一第一第一金属(M1)层；一第二第一金属层；一第三第一金属层；一第一第二金属(M2)层；一第二第二金属层；一第三第二金属层；一第四第二金属层；一第一最上层金属(top metal，TM)层；一第二最上层金属层；一第一接触插栓(contact，CT)层，耦接于该第一多晶硅层与该第一第零金属层之间；一第二接触插栓层，耦接于该第一多晶硅层与该第二第零金属层之间；一第三接触插栓层，耦接于该主动区域层与该第二第零金属层之间；一第四接触插栓层，耦接于该主动区域层与该第三第零金属层之间；一第五接触插栓层，耦接于该主动区域层与该第四第零金属层之间；一第六接触插栓层，耦接于该第二多晶硅层与该第四第零金属层之间；一第七接触插栓层，耦接于该第二多晶硅层与该第五第零金属层之间；一第一第零通孔(VIA0)层，耦接于该第一第一金属层与该第一第零金属层之间；一第二第零通孔层，耦接于该第二第一金属层与该第三第零金属层之间；一第三第零通孔层，耦接于该第三第一金属层与该第五第零金属层之间；一第一第一通孔(VIA1)层，耦接于该第二第二金属层与该第一第一金属层之间；一第二第一通孔层，耦接于该第三第一金属层与该第三第二金属层之间；一第一第二通孔(VIA2)层，耦接于该第一第二金属层与该第一最上层金属层之间；一第二第二通孔层，耦接于该第二第二金属层与该第一最上层金属层之间；一第三第二通孔层，耦接于该第三第二金属层与该第二最上层金属层之间；及一第四第二通孔层，耦接于该第四第二金属层与该第二最上层金属层之间；其中该第四第二金属层另耦接于该掩膜记录单元的第二端，该第二第一金属层另耦接于该掩膜记录单元的输出端，及该第一第二金属层另耦接于该掩膜记录单元的第一端。该主动区域层是一N+电阻(N+resistor)。该多个掩膜记录单元的电路布局皆相同。

本发明提供一种用于记录存储器电路掩膜修正的电路，该电路是利用一掩膜记录模块中的多个掩膜记录单元记录该存储器电路掩膜修正的信息，其中每一掩膜记录单元的电路布局是对应于该存储器电路的电路布局的所有掩膜，且该掩膜记录模块中的多个掩膜记录单元的电路布局皆相同。因此，在本发明中，不论该存储器电路的电路布局中的哪一层掩膜被修正，都能被该掩膜记录模块所记录。另外，因为该掩膜记录模块中的多个掩膜记录单元的电路布局皆相同，所以可降低该存储器电路的设计复杂度。

附图说明

图1是本发明的一实施例说明用于记录存储器电路掩膜修正的电路的示意图。

图2是说明掩膜记录模块中的掩膜记录单元的电路布局剖面的示意图。

图3是说明掩膜记录模块的示意图。

图4是说明读取单元根据时序脉冲及启动信号，读取掩膜记录模块的对应于存储器电路的掩膜修正的信息的示意图。

【主要元件符号说明】

100  电路                        102  掩膜记录模块