[发明专利]形成用于倒装半导体管芯的焊盘布局的半导体器件和方法

说明书

国内优先权要求

本申请是2009年4月29日提交的美国申请No. 12/432,137的部分继续申请，并根据美国法典第35条120款要求前述申请的优先权。

技术领域

本发明涉及半导体器件，并且更特别地涉及形成用于倒装（flipchip）半导体管芯的焊盘布局的半导体器件和方法。

背景技术

在现代电子产品中常常发现半导体器件。半导体器件在电气组件的数目和密度方面不同。分立半导体器件通常包含一种类型的电气组件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件通常包括几百个至几百万个电气组件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳电池和数字微镜器件（DMD）。

半导体器件执行大范围的功能，诸如信号处理、高速计算、传送和接收电磁信号、控制电子器件、将日光变换成电和产生用于电视显示的可视投影。半导体器件被用于娱乐、通信、功率转换、网络、计算机和消费者产品领域。半导体器件还被用于军事应用、航空、汽车、工业控制器和办公室设备。

半导体器件利用半导体材料的电气性质。半导体材料的原子结构允许通过施加电场或基电流或通过掺杂的过程来操纵其导电性。掺杂向半导体材料中引入杂质以操纵并控制半导体器件的导电性。

半导体器件包含有源和无源电气结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂的水平和电场或基电流的施加，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生执行多种电功能所需的电压与电流之间的关系。无源和有源结构被电连接以形成电路，该电路使得半导体器件能够执行高速计算及其它有用功能。

通常使用每个包括可能几百个步骤的两个复杂的制造过程、即前端制造和后端制造来制造半导体器件。前端制造包括在半导体晶片的表面上形成多个管芯。每个管芯通常是相同的并包含通过将有源和无源组件电连接而形成的电路。后端制造包括从成品晶片单颗化单独的管芯并将该管芯封装以提供结构支撑和环境隔离。

半导体制造的一个目的是生产较小的半导体器件。较小的器件通常消耗较少的功率，具有较高的性能，并且能够更高效地生产。另外，较小的半导体器件具有较小的覆盖区，这对于较小的最终产品是期望的。可以通过前端过程的改进来实现更小的管芯尺寸，导致管芯具有更小、更高密度的有源和无源组件。后端过程可以通过电互连和封装材料的改进来产生具有更小覆盖区的半导体器件封装。

在倒装式封装中，半导体管芯通常被安装到封装基底，管芯的有源侧与基底相对。以凸块的方式来实现半导体管芯中的电路与基底中的电路的互连，所述凸块被附着于管芯上的互连焊盘阵列，并被结合到基底上的互连焊盘的相应互补阵列。

用于信号、功率和接地功能的半导体管芯上的焊盘按照惯例遍布于阵列分布，并且基底上的相应焊盘被连接到适当的电路至外部二级互连。二级互连具有比倒装互连更大的节距，并且因此基底上的布线按照惯例呈扇形展开。在封装基底内的多个金属层上形成半导体管芯上的焊盘与封装的外部管脚之间的扇形展开布线。

多个层基底是昂贵的，并且在常规倒装结构中，基底通常单独地占了一大半的封装成本。多层基底的高成本已经是限制主流产品中的倒装技术发展的因素。在常规倒装构造中，逸出布线图案通常引入附加的电寄生，因为布线包括信号传输路径中的配线层之间的短行程的非屏蔽配线和过孔（via）。电寄生能够显著地限制封装性能。

在常规倒装封装中，如在图1中的10处大体上在平面图中所示，半导体管芯13上的共同称为信号焊盘的输入/输出焊盘被布置成基本上覆盖管芯的有源表面12的面积阵列。分别针对半导体管芯13的信号、功率和接地功能的信号焊盘18和19、功率焊盘14和接地焊盘16遍布于阵列内的多个行和列。特别地，某些信号焊盘18被布置在阵列的周边上，而其它信号焊盘19没有。通常，进行某些设计努力以布置焊盘，使得各种信号焊盘被功率焊盘和/或接地焊盘围绕或至少邻近于功率焊盘和/或接地焊盘。

许多常规倒装封装是使用陶瓷基底制造的。可以相对经济地用许多层来制造陶瓷基底，并且可以容易地在陶瓷层中制造盲孔。在为了与常规陶瓷基底一起使用而制造的常规芯片中，焊盘节距通常在150微米（μm）至250μm范围内，并且225μm的栅距是许多芯片的典型。