[发明专利]半导体集成电路以及用于制造半导体集成电路的方法无效
申请号: | 201110047218.9 | 申请日: | 2011-02-24 |
公开(公告)号: | CN102169865A | 公开(公告)日: | 2011-08-31 |
发明(设计)人: | 松田觉;安田司;松本市郎 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/495 | 分类号: | H01L23/495;H01L23/29;H01L21/60;H01L21/56 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 以及 用于 制造 方法 | ||
1.一种半导体集成电路,其包括:
可弯曲的带状衬底,所述带状衬底包括外部端子、被设置用于耦合到矩形半导体芯片的内部端子、以及用于将所述内部端子和所述外部端子相互耦合的布线;
矩形半导体芯片,所述矩形半导体芯片与所述衬底电耦合;以及
加强构件,所述加强构件用于在所述芯片的纵向方向上对所述衬底之上的所述半导体芯片进行加固,
其中,所述半导体芯片和所述加强构件被利用树脂来进行密封。
2.根据权利要求1所述的半导体集成电路,其中,所述加强构件是与所述半导体芯片的整个周边基本平行的框架形状。
3.根据权利要求1所述的半导体集成电路,其中,所述加强构件是与所述半导体芯片的纵向方向基本平行的板状形状,并且所述加强构件在其纵向方向上的长度大于所述半导体芯片的每一长边。
4.根据权利要求1所述的半导体集成电路,其中,与所述加强构件的纵向方向正交的所述加强构件的截面形状是矩形形状、或者是将所述衬底作为底边的大体上的三角形或梯形形状。
5.根据权利要求1所述的半导体集成电路,其中,所述加强构件的高度大于所述半导体芯片的高度。
6.根据权利要求1所述的半导体集成电路,其中,所述加强构件关于其高度和其截面的所述底边的长度满足以下关系:
所述加强构件的高度>所述加强构件的截面的所述底边的长度。
7.根据权利要求1所述的半导体集成电路,其中,所述加强构件是绝缘体或者是具有已经被进行绝缘处理的表面的构件。
8.根据权利要求1所述的半导体集成电路,其中,所述加强构件由陶瓷材料或者由具有为绝缘而处理过的表面的不锈钢来形成。
9.根据权利要求1所述的半导体集成电路,其中,在所述加强构件和所述半导体芯片之间存在0.01至0.5mm的空隙。
10.一种用于制造半导体集成电路的方法,包括:
将矩形半导体芯片电耦合到可弯曲的带状衬底,所述带状衬底包括外部端子、被设置用于耦合到所述半导体芯片的内部端子、以及用于将所述外部端子和所述内部端子相互耦合的布线;
提供与所述半导体芯片的整个周边平行的框架结构的加强构件;以及
在与所述半导体芯片基本垂直的方向上,在所述半导体芯片和所述加强构件之间注入树脂,以利用所述树脂来在所述半导体芯片和所述加强构件之间进行密封,并且将所述加强构件固定到所述衬底。
11.根据权利要求10所述的方法,其中,在所述加强构件和所述半导体芯片之间具有大约0.01至0.5mm的空隙,在所述加强构件和所述半导体芯片之间注入所述树脂,通过毛细管现象而使得所述框架结构自对准,并且利用所述树脂来密封在所述框架结构、所述衬底和所述半导体芯片之中的空隙。
12.一种用于制造半导体集成电路的方法,所述半导体集成电路包括可弯曲的带状衬底和电耦合到所述衬底的矩形半导体芯片,所述带状衬底包括:外部端子、被设置用于耦合到所述矩形半导体芯片的内部端子、以及用于将所述内部端子和所述外部端子相互耦合的布线,
所述衬底具有加强构件,该加强构件与被固定到所述衬底的所述半导体芯片的整个周边或者长边平行,
所述方法包括:
在所述半导体芯片和所述加强构件之间注入树脂,以利用所述树脂来在所述半导体芯片和所述加强构件之间进行密封。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110047218.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:晶圆压膜机离形膜保护机构