[发明专利]半导体集成电路以及用于制造半导体集成电路的方法

说明书

相关申请的交叉引用

通过引用，将包括说明书、附图、以及摘要的于2010年2月24日提交的日本专利申请No.2010-38893所公开的内容整体合并于此。

技术领域

本发明涉及一种半导体集成电路以及用于制造半导体集成电路的方法。具体地，本发明涉及具有安装在带状或者膜状衬底上的半导体芯片的半导体集成电路，以及用于制造该半导体集成电路的方法。

背景技术

近来，在TV和个人电脑显示器中使用的显示装置已经在屏幕尺寸上变得越来越大，在分辨率上变得越来越高，并且在用于显示装置的IC，特别是源极驱动器中的输出端子的数量已经超过了900个。

同时，对于将每个显示面板的外围处的非显示区域的尺寸设计得更小的所谓的窄边框规格的显示面板也存在着很大的需求。此外，成本竞争变得越来越激烈。缩小驱动器IC的芯片尺寸是一种对策。这是因为从材料和工时的角度来看，都可以使制造成本降低。

另一方面，在封装模式中，显示装置IC需要能够在窄边框区域内安装大量的输出端子，所以在很多情况下，使用薄的柔性基底材料和采用在高度上压缩的可弯曲TAB或者COF构造。此外，相对于驱动器IC的输出端子近来的窄节距的趋势，并且还根据显示装置的负载线和驱动器IC之间的连接可靠性的立场，使得现在最流行的是TCP和COF。

具体地，用于显示装置的驱动器IC必须安装在近来的窄边框规格的显示装置内。即，用于显示装置的驱动器IC需要具有多个输出端子，较小的区域，并且足够薄。

为了满足该条件，已经提出了如下一种半导体集成电路，其中，将短边长度较小并且外围长度较大的细长型薄芯片安装在膜衬底上。然而，随着将芯片制成更薄，则几何惯性矩将变得更小，芯片变得更加容易被损坏，并且在被安装在膜上之后抵抗纵向方向上的弯曲的能力变得极弱，即，抵抗在驱动器IC的电路集成表面上作用的力的能力变得极弱。因此，需要考虑对生产时的可移动性和安装时的挠曲强度进行一定的改善。

在日本申请公开No.2008-177618、No.2001-053108、No.2002-158309、No.Hei09(1997)-246315、以及No.2002-118127中描述了具有安装在膜衬底上的半导体芯片的COP(膜上芯片)类型的半导体集成电路。图6是示出了在日本申请公开No.2008-177618中描述的半导体集成电路100的视图。如图6中所示，半导体元件102被连接到带状载体101，并且在带状载体101和半导体元件102之间的空隙被利用绝缘树脂103进行密封。多个突出的电极105被设置在半导体元件102上。带状载体101用于耦合和安装半导体元件102，并且其包括布线图案107、阻焊剂108、以及绝缘带109。布线图案107中的每个均局部地具有不同的厚度。更加具体地，只有布线图案107和半导体元件102被耦合在一起的部分(耦合部分)的厚度小于其他部分(未耦合部分)的厚度。因此，在耦合部分中，布线图案107的节距可以做得较精细，而在未耦合部分中，可以提高布线部分107的机械强度，并且还能够改善半导体集成电路100的强度。

图7是示出了在日本申请公开No.2001-053108中描述的半导体集成电路110的视图。半导体集成电路110包括：基底膜111、半导体元件113、用于连接半导体元件113的布线图案的连接114、用于布线图案的外部连接的连接器部分115、粘合层116、通过聚酰亚胺基绝缘膜形成的加强构件117、凸起118、以及密封树脂119。半导体集成电路110具有细长型基底膜的布线图案形成表面1，并且在其相反侧上，具有聚酰亚胺基加强构件117，其具有15μm到400μm的膜厚度。利用加强构件117，与传统COF相比较，在没有改变可弯曲度的情况下，可以改善在COF或者TCP(带状载体封装)中的积累的节距的尺度精度，以及用于布线图案的外部连接的连接器部分115或者布线图案与半导体元件113的连接中的强度。

图8是示出了在日本申请公开No.2002-158309中描述的半导体集成电路130的视图。在衬底131中，在带状基底135的表面上形成布线层，引线部分137和连接盘部分138被分别设置在每个布线图案136的两端处，并且孔径139被形成在带状基底135中，使得连接盘138被暴露于带状基底的背表面。在衬底131的表面上的除了引线部分137之外的布线图案136被阻焊剂140覆盖。