[发明专利]蚀刻处理方法

说明书

技术领域

本发明涉及形成深宽比较大的孔洞等的蚀刻处理方法。

背景技术

在使用等离子体蚀刻处理由半导体晶片制造的半导体设备中，要求形成与开口部的直径相比径深较大的图案，例如，形成深宽比较大的孔洞。

为了形成深宽比较大的孔洞，需要较多使用等离子体中的阳离子对对象膜的溅射，该情况下，如图12所示，在对象膜120形成的孔洞121的底部滞留有阳离子122，由于该滞留的阳离子122对之后的阳离子123到达孔洞121的底部造成电阻碍，在孔洞121中可能会改变之后的阳离子123的路线。其结果，会产生孔洞121变形等问题。

为此，开发了对孔洞的底部导入电子的方法(例如，参照专利文献1)。由此，滞留在孔洞底部的阳离子被电中和，不会改变之后的阳离子的路线。

专利文献1：日本特开2007-134530号公报

发明内容

但是，近年来，各部分的发展变得细微化，随之要求在对象膜形成深宽比更大的孔洞，例如，深宽比为30以上的孔洞。深宽比为30以上时，即使使用所述方法，也存在无法防止孔洞变形的问题。

本发明的目的在于提供一种即使形成的图案的深宽比较高也能够防止图案变形的蚀刻处理方法。

为了达成所述目的，本发明的第一方面记载的是在基板处理装置中对载置在载置台上的基板实施蚀刻处理的蚀刻处理方法，其中，所述基板处理装置构成为具有在内部产生等离子体的处理室、配置在该处理室内部的载置台和与该载置台相对配置在所述处理室内部的电极，对所述处理室内施加频率较高的第1高频电力，对所述载置台施加频率低于所述第1高频电力的第2高频电力，对所述电极施加直流电力，所述基板具有蚀刻对象膜和在该蚀刻对象膜形成的掩膜，该蚀刻处理方法特征在于：具有对所述基板上的掩膜形成的图案的形状进行改良的图案形状改良步骤，和使用所述图案的形状被改良后的掩膜将所述蚀刻对象膜用等离子体进行蚀刻的对象膜蚀刻步骤，在所述图案形状改良步骤中，使用等离子体对所述掩膜实施蚀刻处理，在所述对象膜蚀刻步骤中，对所述电极施加所述直流电力，并且对所述载置台至少以脉冲波状施加所述第2高频电力而形成没有对所述载置台施加所述第2高频电力的状态。

本发明第二方面记载的蚀刻处理方法，采用本发明第一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，也以脉冲波状施加所述第1高频电力，形成没有对所述处理室内部施加所述第1高频电力的状态。

本发明第三方面记载的蚀刻处理方法，采用本发明第二方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，同步并且以脉冲波状施加所述第1高频电力和所述第2高频电力。

本发明第四方面记载的蚀刻处理方法，采用本发明第一方面至第三方面中任一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，以比在所述基板产生的偏置电压的电位低的电位对所述电极施加所述直流电力。

本发明第五方面记载的蚀刻处理方法，采用本发明第一方面至第四方面中任一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，对所述载置台以频率1KHz～50KHz中的任一频率的脉冲波状施加所述第2高频电力。

本发明第六方面记载的蚀刻处理方法，采用本发明第五方面记载的蚀刻处理方法，其特征在于：所述频率是10KHz～50KHz中的任一个频率。

本发明第七方面记载的蚀刻处理方法，采用本发明第一方面至第六方面中任一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，被以脉冲波状施加的所述第2高频电力的占空比为10％～90％中的任一个。

本发明第八方面记载的蚀刻处理方法，采用本发明第七方面记载的蚀刻处理方法，其特征在于：所述占空比为50％～90％中的任一个。

本发明第九方面记载的蚀刻处理方法，采用本发明第一方面至第八方面中任一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，所述第2高频电力未被施加在所述载置台的状态至少持续5微秒。

本发明第十方面记载的蚀刻处理方法，采用本发明第一方面至第九方面中任一方面记载的蚀刻处理方法，其特征在于：在所述对象膜蚀刻步骤中，在所述蚀刻对象膜形成的图案的深宽比为30以上。

本发明第十一方面记载的蚀刻处理方法，采用本发明第一方面至第十方面中任一方面记载的蚀刻处理方法，其特征在于：所述掩膜为有机膜，所述图案形状改良步骤具有使电子接触通过等离子体蚀刻的所述掩膜而使所述掩膜硬化(固化)的掩膜硬化(固化)步骤。