[发明专利]一种NAND闪存控制器及其控制方法

权利要求书

1.一种NAND闪存控制器，其特征在于：包括处理器总线接口时序发生器（4）、命令锁存寄存器（5）、地址寄存器（6）、片选寄存器（7）、读/写寄存器（8）、地址/数据寄存器（9）、忙状态寄存器（10）、NAND闪存接口时序发生器（11），

处理器总线接口时序发生器（4）与处理器（1）相连，接收处理器（1）的信息，对NAND闪存控制器（2）中的寄存器进行初始化控制；

命令锁存寄存器（5）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，用于选择NAND闪存芯片（3）中的命令寄存器；

地址寄存器（6）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，用于选择NAND闪存芯片（3）中的地址寄存器；

片选寄存器（7）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，用于选择NAND闪存芯片（3）的工作模式或待机模式；

读/写寄存器（8）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，用于向NAND闪存芯片（3）中的寄存器分别写入命令或地址或数据信息；

地址/数据寄存器（9）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，为处理器（1）和NAND闪存芯片（3）的数据或地址交换进行缓冲；

忙状态寄存器（10）连接于处理器总线接口时序发生器（4）和NAND闪存接口时序发生器（11）之间，指示NAND闪存芯片（3）当前的工作状态；

NAND闪存时序发生器（11）为最终连接NAND闪存芯片（3）的接口，用于实时检测NAND闪存控制器（2）中寄存器的状态，向NAND闪存芯片（3）的物理引脚输出时序波形。

2.根据权利要求1所述的一种NAND闪存控制器，其特征在于：所述的NAND闪存控制器（2）基于现场可编程逻辑门阵列FPGA进行设计；所述的处理器（1）运行基于QNX的操作系统，处理器（1）通过QNX驱动管理NAND闪存控制器（2）中的寄存器。

3.根据权利要求1或2所述的一种NAND闪存控制器，其特征在于：所述的处理器总线接口时序发生器（4）通过地址总线、数据总线和控制总线与处理器（1）相连，所述的NAND闪存接口时序发生器（11）通过地址/数据总线和数据总线与NAND闪存芯片（3）相连。

4.根据权利要求3所述的一种NAND闪存控制器，其特征在于：所述的NAND闪存芯片（3）数据宽度为8位；命令锁存寄存器（5）命令锁存使能时，数据线上的命令在写上升沿时被锁存至命令锁存寄存器（5）；地址寄存器（6）地址锁存使能时，数据线上的地址在写上升沿时被锁存至地址寄存器（6）；片选寄存器（7）进行编程或者擦除操作时，忽略片选信号。

5.根据权利要求4所述的一种NAND闪存控制器，其特征在于：所述的地址/数据寄存器（9）采用双向8位复用总线，在读写信号的配合下，用于向NAND闪存芯片（3）中的寄存器分别发送数据或命令或地址信息，并通过双向8位复用总线读取NAND闪存芯片（3）的相关数据。

6.一种对权利要求1所述的NAND闪存控制器进行控制的方法，其特征在于：

包括处理器驱动控制步骤、NAND闪存控制器控制步骤和时序产生步骤，

所述的处理器驱动控制步骤基于QNX操作系统下NAND闪存设备实现高可靠性文件系统ETFS的NAND闪存驱动，NAND闪存驱动包括对NAND闪存芯片的读、写、擦除、校验、复位、状态操作的全部动作；

NAND闪存控制器控制步骤是在可编程的FPGA中实现处理器接口时序和NAND闪存控制器各种操作寄存器控制信号的产生；

时序产生步骤完成NAND闪存芯片最终目标时序的产生。