[发明专利]一种NAND闪存控制器及其控制方法

说明书

技术领域

本发明涉及一种嵌入式装置及其控制方法，尤其是涉及一种应用于嵌入式实时操作系统下，如QNX操作系统（一种多任务、多用户的分布式实时操作系统），以实现NAND闪存（NAND型闪存）控制器功能的一种控制器及其控制方法。

背景技术

目前，大多数嵌入式产品应用需要大容量、高密度的存储器,如机车录音监听、机车视频监控系统等。而在各种存储器中,主要有NOR型和NAND型两种非易失闪存技术的闪存(FLASH)。两者区别很大，NOR型闪存有独立的地址线和数据线，能够在芯片内执行应用程序，不必再把代码读到系统RAM中，NOR型闪存的效率很高，但价格比较贵，容量比较小；NAND型闪存更像硬盘，采用地址线和数据线是共用的I/O线，增加了NAND型闪存与CPU控制器接口的复杂度。再者，NAND型闪存操作速度、频率就比CPU低得多。因此，高速CPU访问相对低速的NAND型闪存就存在两者快慢速度不匹配的瓶颈问题。因此CPU处理器需要专用的NAND闪存控制器来进行存储设备数据交换。但在大多数通用高速CPU中，一般是不具有NAND型闪存控制器，因此在嵌入式产品开发中NAND型闪存存储器的应用将受到限制，加大了嵌入式存储设备的开发难度，延长了开发周期。

现有技术中有由福州瑞芯微电子有限公司于2007年10月08日申请，并于2008年04月16日公开，公开号为CN101162449的中国发明专利NAND FLASH控制器及其与NAND FLASH芯片的数据交互方法具体涉及一种NAND FLASH控制器，包括：命令和地址数据传输通道，连接所述总线时序接口和所述通道选择器，用于传输命令和地址数据；数据缓冲区，用于接收系统总线通过述总线时序接口传送的信息数据；控制寄存器，用于接收系统总线通过述总线时序接口配置的工作参数；逻辑控制器，用于依据工作参数在数据缓冲区写入或读取数据信息；通道选择器，用于依据工作参数接通DMA数据传输通道或命令和地址数据传输通道，将传输通道的数据传送至FLASH时序发生器。同时，该现有技术还公开了NAND FLASH控制器与NAND FLASH芯片数据交互方法。但该发明技术方案存在编码/解码复杂，CPU资源占用率高，通用平台移植性差等缺点。

发明内容

本发明所要解决的技术问题是针对无NAND闪存（NAND FLASH）控制器的通用CPU处理器在应用NAND型FLASH存储器时，存在接口总线复杂，CPU控制读写速度不匹配等技术缺陷，提供一种NAND闪存控制器及其控制方法，提高了时序精确性和实时性、同时降低了CPU负荷，保证了系统的可靠性。

本发明具体提供了一种NAND闪存控制器的实施方式，一种NAND闪存控制器，包括：处理器总线接口时序发生器、命令锁存寄存器、地址寄存器、片选寄存器、读/写寄存器、地址/数据寄存器、忙状态寄存器、NAND闪存接口时序发生器，

处理器总线接口时序发生器与处理器相连，接收处理器的信息，对NAND闪存控制器中的寄存器进行初始化控制；

命令锁存寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，用于选择NAND闪存芯片中的命令寄存器；

地址寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，用于选择NAND闪存芯片中的地址寄存器；

片选寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，用于选择NAND闪存芯片的工作模式或待机模式；

读/写寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，用于向NAND闪存芯片中的寄存器分别写入命令或地址或数据信息；

地址/数据寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，为处理器和NAND闪存芯片的数据或地址交换进行缓冲；

忙状态寄存器连接于处理器总线接口时序发生器和NAND闪存接口时序发生器之间，指示NAND闪存芯片当前的工作状态；

NAND闪存时序发生器为最终连接NAND闪存芯片的接口，用于实时检测NAND闪存控制器中寄存器的状态，向NAND闪存芯片的物理引脚输出时序波形。

作为本发明一种NAND闪存控制器进一步的实施方式，NAND闪存控制器基于现场可编程逻辑门阵列FPGA进行设计；处理器运行基于QNX的操作系统，处理器通过QNX驱动管理NAND闪存控制器中的寄存器。