[发明专利]电压开关电路和使用其的非易失性存储器件

说明书

技术领域

示范性实施例涉及电压开关电路和使用其的非易失性存储器件，更具体地，涉及使用可以将负电压和正电压传送到存储单元块的字线的电压开关电路的非易失性存储器件。

背景技术

对可以被电编程和擦除但却不需要以特定间隔重写数据的刷新功能的半导体存储器件的需要日益增长。在制造能够存储大量数据的大容量存储器件中，诸如闪速存储器的适配用于高度集成的存储器件是有用的。

这里，闪速存储器件主要分为NAND型闪速存储器件和NOR型闪速存储器件。NOR型闪速存储器件由于存储单元独立地耦接到位线和字线而具有诸如优越的随机存取时间特性的益处。NAND型闪速存储器件具有诸如使得能够实现其中多个存储单元可以串联耦接在一起并且对于每个单元串仅仅使用一个触点的高度集成的益处。因此，NAND型闪速存储器件常常在高度集成的非易失性存储器件中使用。

对于NAND型闪速存储器件，可以通过对包括负电压区域中的阈电压分布的阈电压分布的精细控制来改善存储单元的阈电压分布之间的裕度(margin)。为了准确地控制负区域中的阈电压分布，使用低于0V的负电压作为验证电压。

NAND型闪速存储器件可以使用块选择电路，其用于基于块来选择存储单元阵列以便执行存储单元的编程、读、和擦除操作。然而，传统的块选择电路将仅仅能够将正电压而不是负电压传送到已选择的存储单元阵列。因此，已选择的存储单元阵列的存储单元的阈电压分布限于正区域。在具有多个阈电压分布的多电平单元中，这样的阈电压分布的布置减小了阈电压分布之间的裕度。

发明内容

示范性实施例涉及能够使用三态阱高电压晶体管切换高电压和负电压的电压开关电路、和用于使用该电压开关电路向已选择的存储单元的字线提供高电压和负电压的非易失性存储器件。

根据本公开的示范性方面的电压开关电路包括：正电压提供电路，被配置为响应于使能信号向控制节点提供正电压；负电压提供电路，被配置为响应于负电压使能信号向该控制节点提供负电压；控制信号电路，被配置为响应于该使能信号产生该负电压使能信号；以及开关电路，被配置为响应于该控制节点的电势将具有正电势或负电势的输入电压传送到输出节点。

根据本公开的另一个示范性方面的电压开关电路包括；存储单元块；块译码器电路，被配置为响应于块使能信号输出具有正电压的逻辑高且具有负电压的逻辑低的块选择信号并选择该存储单元块；以及工作电压传输单元，被配置为响应于该块选择信号将工作电压传送到该存储单元块。

该块译码器电路可以包括：块地址译码器，被配置为当输入的地址信号与该存储单元块的地址匹配时，响应于该块使能信号输出使能信号；正电压提供电路，被配置为响应于该使能信号向控制节点提供正电压；负电压提供电路，被配置为响应于负电压使能信号向该控制节点提供负电压；以及控制信号产生电路，被配置为响应于该使能信号产生该负电压使能信号。

附图说明

图1是根据本公开的示范性实施例的电压开关电路的电路图；

图2是根据本公开的示范性实施例的控制信号产生电路的电路图；

图3是根据本公开的另一示范性实施例的控制信号产生电路的电路图；

图4是根据本公开的另一示范性实施例的控制信号产生电路的电路图；

图5是使用本公开的电压开关电路的非易失性存储器件的电路图；

图6是向全局字线提供正电压的正常操作和向该全局字线提供负电压的负电压提供操作的开关电路的电路图；以及

图7A到7D是其中向三态阱高电压晶体管提供电压的器件的截面图。

图8示出当传输单元接收负电压时提供负电压作为用于控制信号产生电路的负电压VNEG且当传输单元接收正电压时提供地电压作为负电压VNEG的电路。

具体实施方式

在下文中，将参考附图详细描述本公开的示范性实施例。提供这些图以使得本领域技术人员能够完成和使用本公开的示范性实施例。

图1是根据本公开的示范性实施例的电压开关电路的电路图。

参考图1，该电压开关电路包括高/正电压提供电路11、负电压提供电路12、和开关电路13。