[发明专利]沟槽隔离结构的制造方法有效
申请号: | 201110049457.8 | 申请日: | 2011-02-28 |
公开(公告)号: | CN102651333A | 公开(公告)日: | 2012-08-29 |
发明(设计)人: | 倪志荣;吕珈宏 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 郑小军;冯志云 |
地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 隔离 结构 制造 方法 | ||
技术领域
本发明涉及一种隔离结构的制造方法,且特别涉及一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的进步,元件的尺寸也不断地缩小。因此,为了防止相邻的元件发生短路的现象,元件与元件间的隔离变得相当重要。现今较常使用的方法则为浅沟槽隔离结构(Shallow Trench Isolation,STI)工艺。
一般来说,浅沟槽隔离结构的形成步骤包括于基底上形成垫氧化层与图案化掩膜层,接着以图案化掩膜层为掩膜移除部分基底,以于基底中形成浅沟槽。然后,于浅沟槽中填入绝缘材料以形成浅沟槽隔离结构,再以蚀刻等方式移除垫氧化层与图案化掩膜层。其中,移除垫氧化层的步骤可能会移除部分浅沟槽隔离结构,特别是移除浅沟槽隔离结构的上转角处而产生凹陷(Divot)。如此一来,会导致后续形成于浅沟槽隔离结构边的穿隧氧化层(Tunnel Oxide)或栅极氧化层在浅沟槽隔离结构的上转角处有厚度过薄的问题,使得闪存的元件特性受到影响。
为了避免穿隧氧化层或栅极氧化层发生上述的“角薄化(Corner Thinning)”现象,公知的解决方法之一是在形成浅沟槽之后,对浅沟槽进行修补蚀刻损伤与降低应力的热氧化工艺前,使图案化掩膜层侧向后退。详言之,在形成浅沟槽之后,蚀刻部分图案化掩膜层,使得图案化掩膜层相对浅沟槽的边缘内缩(Pull Back)。由于图案化掩膜层内缩所遗留下来的空间后续便会填入用以形成浅沟槽隔离结构的绝缘材料,因此该部分的绝缘材料能用来迟滞蚀刻垫氧化层时对浅沟槽隔离结构的上转角处所造成的伤害,以避免浅沟槽隔离结构的上转角处产生凹陷。如此一来,于浅沟槽隔离结构边形成穿隧氧化层与栅极氧化层时,穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度且不会有角薄化现象。
在存储器元件尺寸的日益微缩下,上述的图案化掩膜层在存储单元区的内缩量也必须随之降低。然而,栅极氧化层形成前,存储器元件的外围区通常承受较存储单元区为多的湿蚀刻量,加上受限于操作电压的限制,使得高压栅极氧化层的厚度较难缩减或缩减量相当有限,导致外围区面临图案化掩膜层有内缩量不足的问题。换言之,浅沟槽隔离结构的上转角处可能会因为裸露过深而产生凹陷,使得形成于浅沟槽隔离结构边的栅极氧化层有角薄化问题,甚至成长于凹陷处。如此一来,严重劣化存储器元件的元件特性与信赖度。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法,使得存储器元件具有较佳的元件特性。
本发明提出一种浅沟槽隔离结构的制造方法。首先,于一基底上依序形成一图案化垫层与一图案化掩膜层,其中基底包括一存储单元区与一外围区。接着,以图案化掩膜层为掩膜,移除部分基底,以形成多个沟槽。然后,于基底上形成一第一衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。接着,移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。然后,对图案化掩膜层进行一内缩工艺,使得外围区的图案化掩膜层的内缩量大于存储单元区的图案化掩膜层的内缩量。而后,于沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。
在本发明的一实施例中,上述的第一衬层包括一氧化层。
在本发明的一实施例中,上述的第一衬层的材料包括高温氧化物(High Temperature Oxide,HTO)或以四乙氧基硅烷(tetraethosiloxane,TEOS)形成的氧化物。
在本发明的一实施例中,还包括在氮气中以及高温下对第一衬层进行一致密化工艺。
在本发明的一实施例中,上述的移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层的步骤包括:于存储单元区上形成一光阻层,以覆盖存储单元区的第一衬层;以及移除外围区的第一衬层。
在本发明的一实施例中,上述的移除第一衬层的方法包括湿式蚀刻工艺。
在本发明的一实施例中,上述的内缩工艺包括湿式蚀刻工艺。
在本发明的一实施例中,在形成第一衬层之前,还包括于基底上形成一第二衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。
在本发明的一实施例中,上述的第二衬层的材料包括氮化硅。
在本发明的一实施例中,还包括在氮气或氧气中以及高温下对第一衬层进行一致密化工艺。
在本发明的一实施例中,上述的在进行内缩工艺时,存储单元区的图案化掩膜层上依序覆盖有第二衬层与第一衬层,以及外围区的图案化掩膜层上覆盖有第二衬层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110049457.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:双路进水组件及双水路进水的电子马桶
- 下一篇:挖掘装载机的操纵机构
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造