[发明专利]一种可铜线键接的封装体结构及其制作方法

说明书

技术领域

本发明涉及一种半导体器件的封装体结构及其制作方法，特别涉及一种可铜线键接的切割DFN封装体结构及其制作方法。

背景技术

现有一种切割DFN(Dual Flat No-lead)封装体，包含在引线框架上相互电性隔离的第一载片台和第二载片台，用于承载两种不同的FET芯片，或者承载一个FET芯片和一个IC控制芯片；还包含延伸至引线框架外相对两侧的若干引脚，用来与外部元器件连接。

其中一些所述引脚与所述第一、第二载片台分隔且无电性连接；所述芯片上的电极与该些引脚的电气连接，往往通过连接引线的键接实现。或者，一个载片台上的芯片电极，与另一个载片台的电气连接，也通过连接引线的键接实现。

现在使用铜线键接作为半导体封装中的电气连接十分普遍。然而，由于上述切割DFN封装体在封装完成前，仅使用底部贴胶连接所述第一、第二载片台，使得该引线框架的强度不够，不足以支持用铜线作为上述连接引线进行键接。

此时若使用铜线键接，往往会因打线力量太大，致使第一、第二载片台发生震动，而使铜线没有与芯片上的电极正确键接，影响了半导体器件的可靠性，也降低了生产效率。

发明内容

本发明的目的是提供一种可铜线键接的封装体结构及其制作方法，通过改进切割DFN封装体的制作方法，增加引线框架的强度，以支持铜线键接的进行，提高产品质量和生产效率。

为了达到上述目的，本发明的技术方案是提供一种可铜线键接的封装体结构，其特征在于，包含：引线框架，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及若干加强筋，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋；若干半导体芯片，对应设置在所述若干载片台上；在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线键接形成电气连接。

所述可铜线键接的封装体结构还包含塑封体，使所述若干载片台及其承载的所述若干芯片封装在所述塑封体内部，并覆盖至所述加强筋的顶面；所述载片台的未连接芯片的底面，以及所述若干引脚暴露在所述塑封体的底面外。

所述加强筋在所述塑封体封装后去除，使相邻的所述载片台相互电气隔绝。

所述加强筋，其高度低于其连接的所述相邻载片台的高度；所述加强筋底面与所述载片台底面在同一平面上。

所述引线框架上的其中一些所述引脚，由所述若干载片台引出；所述芯片的底面与所述载片台的顶面固定连接，使所述芯片设置的若干底部电极，与所述载片台电性连接，并通过该些引脚与外部元器件连接。

所述引线框架上的另一些所述引脚，与所述若干载片台分隔且无电性连接；所述芯片设置的若干顶部电极，与该些引脚通过铜线键接形成电性连接，并通过该些引脚与外部元器件连接。

一种可铜线键接的封装体结构的制作方法，包含以下步骤：

步骤1、形成引线框架上连接相邻载片台的若干加强筋；相邻载片台之间形成有至少一个所述加强筋；

步骤2、半导体芯片对应连接在载片台上；芯片之间，或芯片与引脚之间，或芯片与载片台之间通过铜线键接形成电性连接；

步骤3、封装带芯片及键接铜线的引线框架；

塑封封装材料覆盖在芯片、载片台的顶部，以及所述加强筋的顶面上，并固化形成塑封体；使载片台的底面、加强筋底面和若干引脚暴露在所述塑封体外；

步骤4、从封装体结构的底面，切割去除所述加强筋，在相邻载片台之间形成间隔空隙，实现相邻载片台的电气隔离。

所述步骤1中所述加强筋，是在相邻载片台之间的对应位置，通过半腐蚀所述引线框架的上半部分形成的。

所述步骤2中还包含，将所述芯片底面与所述载片台的顶面固定连接，使所述芯片的若干底部电极，与所述载片台电性连接，并通过由所述若干载片台引出的若干引脚与外部元器件连接。

所述步骤2中还包含，将与所述若干载片台分隔且无电性连接的若干引脚，与所述芯片的若干顶部电极，通过铜线键接形成电性连接。

与现有技术相比，本发明所述可铜线键接的封装体结构及其制作方法，其优点在于：本发明通过半腐蚀引线框架，形成了与载片台一体的，用于连接相邻载片台的至少一个加强筋；其在封装完成前，都能有效增强引线框架的整体强度。因而，使该引线框架的强度，足以支持在芯片之间、芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。

附图说明

图1至图4是本发明可铜线键接的封装体结构的制作方法的步骤俯视图；