[发明专利]具有低阻值基材与低功率损耗的半导体结构

说明书

技术领域

本发明涉及一种半导体结构，尤其涉及一种低功率损耗的半导体结构。

背景技术

对于功率金属氧化物半导体的应用而言，最主要的重点在于其电气规格优劣与散热能力，而影响其最大的参数为漏极与源极的导通电阻Rds(ON)，一般而言，Rds(ON)大致上包含芯片本身的导通电阻与封装时所形成的电阻，因此如何降低两者的阻值，已成为重要的课题。一般传统垂直型的功率金属氧化物半导体，如图1所示，其基材101的厚度占整体芯片的九成以上，然而其基材阻值占整体芯片阻值的比重，会随着功率金属氧化物半导体的工作电压降低而增加，例如，600伏特的工作电压，其基材阻值约占整个芯片阻值3～5％，至于30伏特以下的工作电压，其基材阻值会大幅增加至占整个芯片阻值约15～30％。于是，降低基材阻值，一直以来为低工作电压的功率半导体的努力方向。传统降低基材阻值的作法，会使用芯片减薄技术，将功率金属氧化物半导体芯片的厚度由约300微米(μm)以机械方式磨薄至约50μm后，如图2减薄基材的垂直型功率金属氧化物半导体结构所示，再将减薄的芯片，进行后续的半导体封装工艺，但如此薄的芯片，在后续的工艺与运送过程中，造成破片的机率大幅增加，为了保护好如此薄的芯片，在每一道过程中，都必须要增加额外的处理程序与设备来保护芯片避免芯片破裂，因而导致成本大幅提升。再者，在封装打线过程中，芯片必须承受瞬间应力，如此薄的芯片，容易潜在着微形破裂的风险，造成产品可用寿命大幅降低。因而如何有效改善功率半导体元件使其拥有低导通电阻(Low Rds(ON))，并进一步降低成本，且能有效的降低裂片的风险，已成了急需解决的问题。

因此，寻找一个低漏极与源极间导通电阻的半导体结构，以克服公知技术的种种缺陷，是本技术领域一个重要的课题。

发明内容

本发明的主要目的在于以硅穿孔技术来降低漏极与源极间的电阻，进而减少功率半导体工作过程中能量的损耗。

本发明提供一种半导体结构。此半导体结构包括一半导体单元，一第一导电结构，一第一导电物质与一第二导电结构。其中，半导体单元具有一基材，此基材位于半导体单元的一侧并且具有至少一个孔洞。第一导电物质，位于上述的孔洞内，以填满或不填满孔洞的方式存在。第一导电结构，位于半导体单元的侧边的一表面。第二导电结构，位于半导体单元的不同于基材的另一侧表面。

本发明利用基材孔洞里低阻值的第一导电物质，取代原本高阻值的基材，因此能有效降低基材的电阻，进而降低半导体结构导通时的功率损耗，此外，基材里的第一导电物质能把半导体结构操作时内部产生的热传导到外部的第一导电结构，以达到良好的散热效果，使得半导体结构拥有更久的使用寿命与更低的功率耗损。再者，本发明在不增加额外设备的情形下，可延续使用目前封装厂产能的优势，进一步降低功率损耗与潜藏的裂片风险。

附图说明

图1显示现有技术的传统垂直型金属氧化物半导体结构。

图2显示现有技术的减薄基材的垂直型功率金属氧化物半导体结构。

图3A显示本发明的低功率损耗半导体结构的第一实施例。

图3B至图3C显示本发明低功率损耗半导体结构的第一实施例的制作方法。

图4A显示本发明的低功率损耗半导体结构的第二实施例。

图4B显示本发明的低功率损耗半导体结构的第三实施例。

图5显示本发明的低功率损耗半导体结构的第四实施例。

图6显示本发明的低功率损耗半导体结构的第四实施例的封装结构。

图7A至图7D显示本发明的漏极电极、源极电极与栅极电极位置的设计编排方式。

图8显示本发明的低功率损耗半导体结构的第一实施例至第三实施例的封装结构。

图9显示本发明的应用于绝缘栅双极晶体管(IGBT)元件。

上述附图中的附图标记说明如下：

栅极电极309，609，709

源极电极308，608，708，821，822

漏极电极514，614，714

半导体单元300，500，600

基材101，301，401

孔洞302，402，902

导电物质303，513，403，903

导电结构304，504，404，624

半导体单元的一表面310，510

半导体外延层311，411

芯片载具312

沟道512

保护层615