[发明专利]半导体装置及其制造方法

说明书

本申请基于并要求于2010年8月18日提交的申请号为2010^-183398的在先日本专利申请的优先权，该申请的内容通过引用被全部包含于此。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

以往，例如作为电力用MOSFET(Metal-Oxide-Semiconductor FieldEffect Transistor，金属-氧化物-半导体场效应管)的结构，采用平面型MOSFET或沟槽型MOSFET。此外，还能够想到将MOSFET的沟道宽度设置在基板的深度方向上的、所谓3D(three^-dimensional)型。但是，在所谓3D型MOSFET中，要求进一步提高耐压。

发明内容

本发明的实施方式提供一种提高了耐压的半导体装置及其制造方法。

本实施方式所涉及的半导体装置具备：第一导电型的第一半导体区，具有第一部分和第二部分，该第一部分包括第一主面，该第二部分在与所述第一主面正交的第一方向上延伸；第一导电型的第二半导体区，具有第三部分和第四部分，该第三部分在所述第一部分的一侧设置成比所述第二部分沿所述第一方向延伸的长度短；该第四部分与所述第二部分邻接，从所述第三部分的上表面的一部分向所述第一方向延伸；第二导电型的第三半导体区，具有第五部分和第六部分，该第五部分在所述第三部分的一侧设置成比所述第四部分沿所述第一方向延伸的长度短；该第六部分与所述第四部分邻接，从所述第五部分的上表面的一部分向所述第一方向延伸；第一导电型的第四半导体区，在所述第五部分之上设置成与所述第六部分邻接；栅区，设置在沟道内，该沟道在与所述第一方向正交的第二方向上形成在所述第二半导体区、所述第三半导体区及所述第四半导体区；栅绝缘膜，设置于所述沟道的内壁和所述栅区之间；以及第二导电型的电场缓和区，设置于所述第三部分和所述第五部分之间，具有比所述第三半导体区的杂质浓度低的杂质浓度。

其他实施方式所涉及的半导体装置的制造方法包括：形成第一导电型的第一半导体区的工序，该第一导电型的第一半导体区具有第一部分和第二部分，该第一部分包括第一主面，该第二部分在与所述第一主面正交的第一方向上延伸；用第一导电型的第二半导体区覆盖所述第一半导体区，形成第三部分和第四部分的工序，该第三部分在所述第一部分的一侧设置成比所述第二部分沿所述第一方向延伸的长度短，该第四部分与所述第二部分邻接，从所述第三部分的上表面的一部分向所述第一方向延伸；在所述三部分的与所述第一主面对置的第二主面上形成第二导电型的电场缓和区的工序；用第二导电型的第三半导体区覆盖所述第二半导体区，形成第五部分和第六部分的工序，该第五部分在所述第三部分的一侧设置成比所述第四部分沿所述第一方向延伸的长度短，该第六部分与所述第四部分邻接，从所述第五部分的上表面的一部分向所述第一方向延伸；用第一导电型的第四半导体区覆盖所述第三半导体区的工序；对所述第四半导体区、所述第三半导体区及所述第二半导体区进行去除，直到所述第二部分露出的工序；以及在与所述第一方向正交的第二方向，在所述第二半导体区、所述第三半导体区及所述第四半导体区形成沟道，在所述沟道内隔着栅绝缘膜形成栅区的工序。

根据本发明的实施方式，能够提高半导体装置的耐压。

附图说明

图1是对实施方式所涉及的半导体装置的结构进行示例的示意性立体图。

图2是对参考例所涉及的半导体装置进行示例的示意性立体图。

图3是对实施方式所涉及的半导体装置的电场状态进行示例的示意性立体图。

图4～图10是说明实施方式所涉及的半导体装置的制造方法的示意性立体图。

具体实施方式

下面，根据附图，说明本发明的实施方式。

另外，附图只是示意性地或概念性地示出本发明，各部分的厚度与宽度之间的关系、部分之间的尺寸比例系数等，并一定为与实际相同。此外，有时在表示相同部分的情况下也会因附图的不同而彼此的尺寸或比例系数表示为有所不同。

此外，在本申请说明书和各图中，对于与已在针对前面的附图进行了说明的部分相同的要素，赋予相同的符号，适当省略详细说明。