[发明专利]具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法有效

专利信息
申请号: 201110056347.4 申请日: 2011-03-10
公开(公告)号: CN102157434A 公开(公告)日: 2011-08-17
发明(设计)人: 张海鹏;齐瑞生;刘怡新;吴倩倩;孔令军;汪洋;赵伟立 申请(专利权)人: 杭州电子科技大学
主分类号: H01L21/762 分类号: H01L21/762;H01L21/331
代理公司: 杭州求是专利事务所有限公司 33200 代理人: 杜军
地址: 310018 浙*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 纵向 沟道 soi ligbt 器件 单元 制作方法
【权利要求书】:

1.具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法,其特征在于该方法的具体步骤是:

步骤(1)采用厚膜SOI圆片,中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离,隐埋p型层的上表面被n型顶层半导体完全覆盖;其中,隐埋p型层具有逆向杂质浓度分布,n型顶层半导体用于制作器件和电路;

步骤(2)将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口,将隔离区中的n型顶层半导体采用深槽隔离技术去除,形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层,将n型顶层半导体隔离为多个硅岛;

步骤(3)将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区,然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层,并洗净烘干;

步骤(4)将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口,在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质,缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区;将n型顶层半导体表面氧化层全部去除,洗净烘干;

步骤(5)将n型顶层半导体进行第四次氧化、第四次刻蚀形成深沟槽,然后采用腐蚀方法去除光刻胶并洗净烘干;对深沟槽的内壁进行第五次氧化,采用腐蚀方法去除深沟槽内壁表面的氧化层以消除机械损伤,清洗烘干;

步骤(6)对裸露的硅表面进行第六次氧化,深沟槽内壁上形成的氧化层作为纵向栅介质薄膜,顶层半导体上表面和漏极沟槽区侧壁也被氧化层覆盖;然后采用化学气相淀积方法进行多晶硅淀积形成纵向多晶硅栅,采用化学机械抛光方法实现顶层半导体上表面平坦化,洗净烘干;

步骤(7)对n型顶层半导体进行第七次氧化,第五次刻蚀,形成多晶硅栅掺杂窗口,在多晶硅栅掺杂窗口内进行离子注入形成重掺杂的n型多晶硅,去除n型顶层半导体表面绝缘层,洗净烘干;

步骤(8)对n型顶层半导体进行第六次刻蚀,形成p阱掺杂窗口和p阳极区掺杂窗口,然后进行离子注入并高温退火推进形成与n型顶层半导体导电类型相反的p阱区和位于缓冲区之内的p阳极区;

步骤(9)进行第七次刻蚀,形成p阱区内的源极区掺杂窗口,同时形成p阳极区之内的阳极短路点掺杂窗口,进行n型重掺杂并退火形成n+源区和贯穿p型阳极区的n+阳极短路点;

步骤(10)进行第八次刻蚀形成p阱区p+欧姆接触掺杂窗口和p阳极区欧姆接触掺杂窗口,并进行p+重掺杂和快速退火形成这两种区域的p+欧姆接触重掺杂,导电类型与p阱区的相同;

步骤(11)对顶层半导体的上表面和深沟槽内壁表面进行第九次刻蚀,形成栅极和栅场板电极窗口,阴极和阴极场板电极窗口,阳极和阳极场板电极窗口,接着进行金属薄膜生长或淀积,并进行第十次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点;

步骤(12)淀积钝化层,刻蚀金属压焊点接触窗口,进行引脚压焊及封装。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110056347.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top