[发明专利]具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法

说明书

技术领域

本发明属于半导体技术领域，涉及一种p埋层的纵向沟道SOI（绝缘层上的硅）LIGBT（横向绝缘栅双极晶体管）器件结构的SOI CMOS VLSI工艺实现方法。

背景技术

SOI LIGBT器件由于其较小的体积、重量，较高的工作温度和较强的抗辐照能力，较低的成本和较高的可靠性，作为无触点功率电子开关或功率驱动器在智能电力电子、高温环境电力电子、空间电力电子和交通工具电力电子等技术中具有广泛应用。SOI CMOS VLSI工艺技术由于其工艺成熟度高、介质隔离性能好、隔离工艺较简单、便于三维集成、便于微光机电和功率与射频单片系统集成、便于提高集成密度和集成性能等优点，在VLSI制造、SOC（单片集成系统）制造、SPIC（智能功率集成系统）制造和TDS（三维集成系统）制造等领域具有广泛应用。

现有SOI LIGBT器件多通过SOI CMOS VLSI技术方法，其工艺方法如下：

1.在某种掺杂类型硅圆片的一侧表面下一定深度处形成隐埋绝缘层，将该硅圆片完全隔离为两个半导体区，其中，较厚的一侧作为衬底，较薄的一侧作为顶层半导体用于制作器件和电路；

2.将抛光好的顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口、将隔离区中的顶层半导体采用LOCOS（局部氧化隔离工艺）去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将顶层半导体隔离为若干个硅岛；

3.在硅岛上相隔足够距离刻蚀出相互平行但垂直于隔离绝缘层的窗口，通过窗口掺入与顶层半导体导电类型要求相同的杂质，获得一种浓度更高的与顶层半导体导电类型相同的半导体区域作为缓冲区，并去除顶层半导体表面绝缘层；

4.将顶层半导体第二次氧化、第三次刻蚀形成相互平行且垂直于隔离绝缘层的窗口，其中一半位于缓冲区内，另一半位于缓冲区之间，在相邻的两个窗口之间形成场氧化绝缘层。进而进行薄栅氧化形成栅氧化层，淀积多晶硅，第四次刻蚀形成多晶硅栅极、场板和互连线，第五次刻蚀形成阱掺杂窗口，然后进行阱注入掺杂并高温退火推进形成与顶层半导体导电类型相反的具有一定杂质浓度分布的阱区和位于缓冲区之内的阳极区；

5.进行第六次刻蚀形成阱区内的源极区掺杂窗口，进行掺杂并退火形成与阱区和相反的源极区；

6.进行第七次刻蚀形成阱区欧姆接触掺杂窗口和阳极区欧姆接触掺杂窗口，并进行掺杂和快速退火形成这两种区域的欧姆接触重掺杂，导电类型与阱区的相同；

7.进行第八次刻蚀形成电极引线接触孔窗口，接着进行金属薄膜生长或淀积，并进行第九次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点；

8.淀积钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。

这些SOI LIGBT器件采用的SOI材料多为厚隐埋氧化层、纵向掺杂类型单一的薄顶层半导体。这类SOI LIGBT器件的纵向耐压主要靠厚隐埋氧化层承担。由于氧化层的热导率非常低，厚度又很大，给这类高压、大电流、高功率器件带来严重的自加热问题和苛刻的散热条件要求，器件在使用的过程中必须安装笨重的散热器，很不利于节能降耗、保护环境；并且这类器件导通时，导电沟道位于顶层正表面，栅场板覆盖于较厚的场氧化层上，导致通态电流向漂移区正表面集中，扩展电阻大，漂移区电导调制效应不均匀，通态电阻大，通态压降高，通态电流小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可靠性。

发明内容

本发明目的在于针对现有技术的不足，提供一种具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法。

本发明方法包括以下步骤：

1.采用厚膜SOI圆片，中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离，隐埋p型层的上表面被n型顶层半导体完全覆盖。其中，隐埋p型层具有逆向杂质浓度分布，n型顶层半导体用于制作器件和电路。

2.将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口，将隔离区中的n型顶层半导体采用DTI（深槽隔离技术）去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将n型顶层半导体隔离为多个硅岛。

3.将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区，然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层，并洗净烘干。

4.将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质，缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区；将n型顶层半导体表面氧化层全部去除，洗净烘干。