[发明专利]半导体器件和制造半导体器件的方法

说明书

发明背景

1.技术领域

本发明涉及半导体器件和制造半导体器件的方法。

2.相关技术描述

绝缘栅双极晶体管(IGBT)是一种类型的功率半导体器件。IGBT是具有金属氧化物半导体场效应晶体管(MOSFET)的高速开关特性和电压驱动特性、以及双极晶体管的低导通电压特性的功率半导体元件。该IGBT的应用领域已从诸如通用反相器、AC伺服、不间断电源(UPS)或开关电源的工业领域扩展到了诸如电烤箱、饭煲、或频闪观测仪的家用电器领域。

已研究了一种利用半导体元件的功率转换装置，其中双向开关元件被应用于诸如矩阵转换器的直接转换电路以便于执行AC(交流)/交流转换，由此减小电路的大小、降低电路的重量和成本，并改进该电路的效率和响应速度。该双向开关元件通过并联连接IGBT和具有反相电压能力(下文中称为反向阻断能力)的反并联二极管(下文中称为反向阻断IGBT)形成。因此，需要开发反向阻断IGBT。

图25是示出根据相关领域的反向阻断IGBT的反向电压阻断结构的截面图。如图25所示，在衬底上设置反向阻断IGBT的反向电压阻断结构，其将为n型漂移区1并包围有源区(未示出)。在反向阻断电压结构中，多个场限环(下文中称为FLR)2设置在n型漂移区1的正面表面的表面层上，这些场限环是浮动P型区。此外，p型沟道挡块3设置在元件端部以便于与FLR 2分离开。

n型漂移区1正面的不形成FLR 2和沟道挡块3的一部分用层间绝缘膜4覆盖。作为浮动导电膜的场板(下文中称为FP)5设置在层间绝缘膜4上。FP 5与FLR 2和沟道挡块3相接触。p型集电区7设置在n型漂移区1的背面表面的表面层上。

在元件的端部设置p⁺型区(下文中称为p⁺型隔离层)111用于获取反向阻断能力。p+型隔离层111与沟道挡块3相接触。凹部6设置成从n型漂移区1的背面表面延伸至p+型隔离层111。p型区8设置在侧壁的表面层和凹部6的底部上。p+型隔离层111通过p型区8连接至p型集电区7。

反向阻断IGBT还具有其中凹部6不设置在背面表面中、而p⁺型隔离层111设置为具有等于n型漂移区1的厚度t₁的深度以便于到达p型集电区7的一种结构。在此情形中，引入n型漂移区1的正面的杂质被扩散以到达n型漂移区1的背面表面，由此形成p⁺型隔离层111。在此情形中，p⁺型隔离层111的扩散深度需要在600V的反向阻断电压下大于或等于120μm，且在1200V的反向阻断电压下大于或等于200μm。当p⁺型隔离层111的扩散深度大于或等于120μm时，高温扩散需要在1300℃下执行达100小时或以上，这导致反向阻断IGBT的通过量减少。因此，当凹部6如图25所示地设置时，有可能减小p⁺型隔离层111的扩散深度，由此减小用于形成p⁺型隔离层111的高温扩散负载。

提出了另一种反向阻断IGBT，其中提供了具有在其背面表面上形成的p型集电层的半导体衬底1，从正面表面延伸至集电层的沟道在衬底的边缘上形成以便于包围该边缘的内部，而通过将杂质扩散至侧壁形成的p型隔离区连接至集电层(例如参见日本专利申请公开(JP-A)No.2005-093972)。

图26是示出根据相关技术的切片的主要部分的截面图。图26示出晶片130的切片线131的一部分。如图26所示，在晶片130中，在切片后将成为芯片的区域中设置反向阻断IGBT(参见图25)。切片线131设置在晶片130的反向阻断IGBT之间。例如，切片线131设置在p⁺型隔离层111上，该p⁺型隔离层111设置在反向阻断IGBT和凹部6的端部处。晶片130的切片线131包括要通过切片移除的一部分(下文中成为切断余量)132。

切片带133粘附在晶片130的背面表面，在该背面表面上形成例如p型集电区7，且整个晶片130粘附至例如环形框架以便切片。然后，晶片130被置于例如平坦桌上，并且切片刀片134被向下移向晶片130的正面以去除晶片130的切断余量，由此将晶片130切割成单独的芯片。