[发明专利]半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法

说明书

要求国内优先权

本非临时申请要求2010年3月12日提交的序号为No. 61/313,208的美国临时申请的优先权的权益，并且根据35 U.S.C. § 120要求在先原申请的优先权。

技术领域

本发明总体上涉及半导体器件，更具体地，涉及半导体器件和形成临时平面化保护层以在单体化期间保护半导体管芯边缘的方法。

背景技术

在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池、以及数字微镜器件（DMD）。

半导体器件执行多种功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。

半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流（base current）或者通过掺杂工艺来操纵（manipulated）它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。

半导体器件包括有源和无源电结构。有源结构（包括双极和场效应晶体管）控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。无源结构（包括电阻器、电容器、和电感器）产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。

通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化（singulating）单个管芯并且封装管芯以提供结构支撑和环境隔离。

半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占用空间（footprint），其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的管芯的前端工艺可以实现更小的管芯尺寸。通过改善电互连和封装材料，后端工艺可以产生具有更小占用空间的半导体器件封装。

半导体晶片包含多个被划片街区分开的半导体管芯或部件。利用锯条或激光切割工具通过划片街区将半导体晶片单体化成单个半导体管芯。一旦被单体化，半导体管芯可以被安装到临时载体以便形成用于扇出型晶片级芯片规模封装（FO-WLCSP）的装配互连结构（build-up interconnect structure）。在单体化过程期间，半导体管芯沿着管芯边缘遭受破片和裂开或遭受其它损伤，更具体地说是通过旋压锯条的冲击而遭受的。在单体化期间沿着划片街区可能出现金属毛刺（metal burring），其在形成装配互连结构时可能引起电短路。在半导体管芯具有不平坦的或高表面形貌（topography）的情况下，管芯和载体之间的粘附性可以变得微弱，在互连装配过程期间导致产生缺陷。

发明内容

存在在单体化期间保护半导体管芯并且在装配互连过程期间在管芯和载体之间提供平面表面的需要。因此，在一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供包含被划片街区分开的多个半导体管芯的半导体晶片，在半导体晶片上形成第一绝缘层，沿划片街区在包括半导体管芯的边缘的第一绝缘层上形成保护层，通过保护层和划片街区单体化半导体晶片以分离半导体管芯同时保护半导体管芯的边缘，以保护层为首，将半导体管芯安装到载体，在半导体管芯和载体上沉积密封剂，除去载体和保护层，以及在半导体管芯和密封剂上形成装配互连结构。

在另一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供包含多个半导体管芯的半导体晶片，在半导体晶片上形成第一绝缘层，在第一绝缘层上形成保护层，通过保护层单体化半导体晶片以分离半导体管芯同时保护半导体管芯的边缘，将半导体管芯安装到载体，在半导体管芯和载体上沉积密封剂，除去载体和保护层，以及在半导体管芯和密封剂上形成装配互连结构。