[发明专利]一种深槽和深注入型超结器件

说明书

技术领域

本发明公开了一种半导体器件及其制作工艺，例如，具有较深沟槽和较深注入的超结器件及制作该器件的工艺。

背景技术

在高电压金属氧化物半导体场效应管器件中，一般期望具有较高击穿电压(Breakdown Voltage，BV)和较低导通电阻(On-resistance，Ron)特性。但是，这两个特性都取决于器件漂移区的厚度和阻值。通常，这两个特征值都随着掺杂浓度下降或厚度增加而增加。为了保证在较高耐压值时具有较低的导通电阻，常采用降低表面电场技术(Reduced Surface Field，RESURF)。例如，由于在漂移区和源极区之间采用多耗尽区，RESURF器件工作时，在漂移区内具有一个大幅减弱的电场。

图1所示的超结器件100是一个REFURF器件的示例。如图所示，器件100包含N+区10、漂移区11、P源极区12、N+源极区13、栅极区14。在器件100中，漂移区11包含一个超结结构，该超结结构包含交替的N条格111和P条格112。交替的N条格111和P条格112可采用横向掺杂，同时对于给定的BV值，允许漂移区11的掺杂浓度升高(例如，以得到较低的导通电阻Ron)。但是，制造超结器件100较复杂，因为在漂移区11中准确制作条格很困难。

发明内容

本发明公开了一种功率器件，该器件采用了降低表面电场技术，可保证在较高耐压值时具有较低的导通电阻，同时可简化超结器件的制作。该器件包括：衬底；形成在衬底上的多个具有第一导电类型的第一区；形成在衬底上的多个具有第二导电类型的第二区。其中第二区与第一区交错排列，每个第二区又包含：沟槽区；注入区，注入于衬底和沟槽区之间；导电柱，形成于沟槽区内；绝缘层，用于将导电柱同注入区以及邻近第二区的第一区隔开。

本发明所述的功率器件，衬底是N+衬底，第一区是N区，第二区是P区。

本发明所述的功率器件，第一导电类型是N型，第二导电类型是P型。

本发明所述的功率器件，导电柱包含掺杂的多晶硅。

本发明所述的功率器件，每一个第一区形成柱状，并被垂直淀积在衬底和具有第二导电类型的第三区之间。

本发明所述的功率器件，每一个第一区与第三区电短路。

本发明所述的功率器件，衬底至少包含两层，且每一层的掺杂浓度不同。

本发明所述的功率器件，绝缘层包含二氧化硅。

本发明所述的功率器件，绝缘层包含旋涂玻璃、流动性氧化物或有机材料。

本发明所述的功率器件还包括活性层，沟槽区延伸进器件的活性层。

本发明所述的功率器件，器件是金属氧化物半导体场效应管。

本发明所述的功率器件，多个第一区和多个第二区形成功率器件的漂移区。

本发明所述的功率器件，功率器件是金属氧化物半导体场效应管，进一步包括：第一导电类型的漏极区；源极区；以及栅极区。

本发明还公开了一种晶体管，包括衬底和与衬底接触的漂移区。漂移区又包含多个具有第一导电类型的第一区和多个具有第二导电类型的第二区。其中，第二区与第一区交错排列，每一个第二区包含：沟槽区；注入区，注入于衬底和沟槽区之间；导电柱，形成于沟槽区内；绝缘层，用于将导电柱同注入区以及邻近第二区的第一区隔开。

本发明所述的晶体管，进一步包括：与衬底接触的漏极区；与漂移区接触的源极区；与漂移区电容性耦合的栅极区。

本发明所述的晶体管，晶体管是垂直超结功率晶体管。

本发明还公开了一种制作半导体器件的方法，步骤为：在衬底上形成半导体材料层；在半导体材料层中形成系列沟槽，沟槽部分通过半导体材料；通过沟槽，在半导体材料中注入注入区；在一个或多个沟槽表面形成绝缘层；以及在部分沟槽中填充第一材料。

本发明所述的方法，半导体材料层是外延层。

本发明所述的方法，沟槽不延伸进衬底。

本发明所述的方法，注入区从沟槽底部延伸至衬底。

本发明所述的方法，半导体材料层是通过化学气相积淀工艺、等离子体增强化学气相淀积工艺、原子层淀积工艺或液相外延工艺形成的外延层。

本发明所述的方法，衬底和半导体材料层是第一导电类型，而注入区和填充材料是第二导电类型。

本发明采用上述结构和/或上述步骤，可使功率器件在较高耐压值时具有较低的导通电阻，并可简化超结器件的制作。

附图说明

附图作为说明书的一部分，对本发明实施例进行说明，并与实施例一起对本发明的原理进行解释。为了更好的理解本发明，将根据以下附图对本发明进行详细描述。

图1所示为超结器件的截面图。