[发明专利]闪存及其编程方法

说明书

技术领域

本发明关于一种闪存单元、闪存装置及其编程方法，特别是关于一种可共享字线的闪存单元、闪存装置及其编程方法。

背景技术

在半导体存储装置中，闪存(flash memory)是一种易失性存储器，且属于可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)。闪存的优点是其可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒。因此，近年来，闪存已运用于各种消费性电子产品中，例如：数码相机、数码摄影机、移动电话或笔记本电脑等。

图1为现有技术中一种闪存的结构示意图，图2为图1中存储单元阵列的结构示意图，图3为图2之闪存单元的电路结构示意图。参照图1、图2及图3，现有技术中的闪存包括：存储单元阵列110、位线刷新电路120以及列选通电路130。

存储单元阵列110为一排成多行和多列的闪存单元阵列，其包括多条第一位线、多条第二位线以及形成阵列的多个存储节点，每个存储节点包含两个闪存单元，即图3中的第一存储单元Cell1与第二存储单元Cell2，CG1<m>为第m行的第一控制栅，CG2<m>为第m行的第二控制栅，WL<m>为第m行的字线，CG1<m>、CG2<m>以及WL<m>为相同行的闪存单元所使用，每一列上的存储节点分别与一第一位线与第二位线相连，该第一位线与第二位线分别连接于第一存储单元Cell1与第二存储单元Cell2的漏极，如图2所示，以k列为例，BL<k>为第一位线，BL<k+1>为第二位线。

当需要对第m行第k列的第一存储单元Cell1进行编程时，该第一存储单元Cell1相邻的位线分别为第一位线BL<k>与第二位线BL<k+1>，首先，将所有位线(BL<1>至BL<n>)预充电至一屏蔽电压Vinh，然后，将所有位线悬浮，除了第二位线BL<k+3>；接着，将第一位线BL<k>充电至一编程电压Vp，而第二位线BL<k+1>与第一位线BL<k+2>连接一恒定电流源，以产生一低电压Vd，此处，Vd＜Vinh＜Vp，当给第二控制栅CG2<m>施加一高电压，典型值如2-6v，由于第二位线BL<k+1>为低电压Vd，则第二存储单元Cell2的栅漏(GD)高压使得第二存储单元Cell2的漏源(DS)沟道形成，则第二存储单元Cell2的源极为低电压，此时字线WL<m>施加一定电压(如1-2v)使两个闪存单元(Cell1与Cell2)间形成沟道(两个源极之间)，而给第一存储单元Cell1的第一控制栅CG1<m>施加一高压，典型值为5-9v，此高压促使第一存储单元Cell1将从源端送来的电子拉至悬浮栅中，由于第一位线BL<k>的电压Vp大于第二位线BL<k+1>的电压Vd，则微电流通过悬浮栅至第二位线BL<k+1>，电子便驻留在第一存储单元Cell1的悬浮栅上，也就实现了对第一存储单元Cell1的编程。

位线刷新电路120，连接于存储单元阵列110的每条位线，其包含多个位线刷新NMOS晶体管，每个位线刷新NMOS晶体管的源极分别与每条位线连接，一刷新使能信号PREBLEN连接至所有位线刷新NMOS晶体管的栅极，每个位线刷新NMOS晶体管的漏极接至屏蔽电压Vinh

列选通电路130通过各条位线与存储单元阵列110连接，用于选择将哪一路数据输出至读出放大器，在列选通电路130的输出端还连接有多个读出放大器。

然而，上述闪存结构却存在如下缺点：由于存在结的泄漏，屏蔽电压Vinh可能会降低，这往往会干扰到未被选择编程的单元。

综上所述，可知先前技术的闪存结构由于结的泄漏可能降低屏蔽电压导致干扰未被选择编程的存储单元，因此，实有必要提出改进的技术手段，来解决此一问题。

发明内容

为克服上述现有技术存在的干扰未被选择编程的存储单元的问题，本发明的主要目的在于提供一种闪存及其编程方法，其通过位线刷新电路的电流镜电路进行补偿，使得位线上不会有泄漏问题，避免有电流从编程电压倒灌至调节电压，并通过调节电压驱动字线，进而进一步提高闪存的读取速度。

为达上述及其它目的，本发明一种闪存，至少包含：

排成多行和多列的存储单元阵列，该存储单元阵列具有多条第一位线、多条第二位线以及形成阵列的多个闪存单元，每列闪存单元分别与一第一位线与第二位线相连；